# **Espacenet** Bibliographic data: JP 2004153255 (A)

## SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Publication date:

2004-05-27

Inventor(s):

ARAO TATSUYA ±

Applicant(s):

SEMICONDUCTOR ENERGY LAB ±

Classification:

G02F1/1368; H01L21/20; H01L21/336; H01L21/768;

H01L21/8234; H01L23/522; H01L27/08; H01L27/088; H01L29/41;

H01L29/786; H01L51/50; H05B33/14; (IPC1-7): G02F1/1368;

H01L21/20; H01L21/336; H01L21/768; H01L21/8234; H01L27/08;

H01L27/088; H01L29/41; H01L29/786; H05B33/14

- european:

international:

Application number:


JP20030346862 20031006

Priority number(s):

JP20030346862 20031006; JP20020293499 20021007

# Abstract of JP 2004153255 (A)

PROBLEM TO BE SOLVED: To form on the same substrate a TFT that makes much of a high tension characteristic while suppressing an off-current, a TFT that makes much of a high tension characteristic while increasing an on-current, and a TFT that makes much of a short channel structure and the lowering of a threshold following the short channel structure.; SOLUTION: A gate insulating film is multilayered, and an auxiliary electrode different from a gate electrode is formed on a semiconductor film to form the TFTs each having the gate insulating film with a different thickness on the same substrate. Hereby, the TFTs each including the gate insulating film with a different thickness can be formed on the same substrate without the use of a specific process.; COPYRIGHT: (C)2004, JPO





# Espacenet Family list

٠	3 application(s) for JP2004153255 (	M)	
F			•

1. Semiconductor dev	rice and mfg. method thereo	Į.			
Inventor: TATSUYA ARAO [JP]	Applicant: SEMICONDUCTOR ENERGY LAB [JP]	EC: H01L21/336D2B H01L21/77T (+4)	HO1L21/336 H01L21/77 H01L21/84 (+7)	Publication info: CN1494164 (A) 2004-05-05 CN100449779 (C) 2009-01-07	Priority Date: 2002-10-07
2. SEMICONDUCTOR	DEVICE AND ITS MANUFAC	TURING METHOD			
Inventor: ARAO TATSUYA	Applicant: SEMICONDUCTOR ENERGY LAB	EC:	IPC: G02F1/1368 H01L21/20 H01L21/336 (+19)	Publication info:  JP2004153255 (A) 2004-05-27	Priority Date: 2002-10-07
3. Semiconductor dev	 vice and method for manufac	turing the same	[ (10)	2004-03-27	
Inventor:  ARAO TATSUYA	Applicant: SEMICONDUCTOR ENERGY LAB LTD	EC:  H01L21/336D2B H01L21/77T	IPC: H01L21/336 H01L21/77	Publication info:	Priority Date:
[JP]	[JP]	(+4)	H01L21/84 (+6)	US2004075092 (A1) 2004-04-22 US7189994 (B2) 2007-03-13	2002-10-07

Last updated: 26.04.2011

Worldwide Database

5.7.23; 92p

#### (19) 日本国特許庁(JP)

### (12)公 開 特 許 公 報(A)

(11)特許出願公開番号

特酮2004-153255 (P2004-153255A)

(43) 公開日 平成16年5月27日(2004.5.27)

(51) Int. Cl. 7	- F1		テーマコート(参考)
HO1L 29/786	HO1L	29/78 6 1 7 N	2H092
GO2F 1/1368	G02 F	1/1368	3 K O O 7
HO1L 21/20	HO1L	21/20	4M1O4
HO1L 21/336	HO1L	27/08 3 3 1 E	5F033
HO1L 21/768	HO5B	33/14 A	5F048
	審査請求 未	清求 請求項の数 39 OL	(全 34 頁) 最終頁に続く
(21) 出願番号	特願2003-346862 (P2003-346862)	(71) 出願人 000153878	
(22) 出願日	平成15年10月6日 (2003.10.6)	株式会社半導	事体エネルギー研究所
(31) 優先権主張番号	特願2002-293499 (P2002-293499)	神奈川県厚木	7市長谷398番地
(32) 優先日	平成14年10月7日 (2002.10.7)	(72) 発明者 荒尾 達也	
(33) 優先権主張国	日本国 (JP)	神奈川県厚木	下市長谷398番地 株式会社
		半導体エネノ	レギー研究所内
and the second second		Fターム(参考) 2H092 JA	24 JA34 JA37 JA41 MA07

MA30 NA25 MA13 MA17 PA01 PA04 PA06

PA11 PA12 RA05 3K007 AB18 BA06 DB03 **GA00** 


最終頁に続く

(54) 【発明の名称】半導体装置およびその作製方法

#### (57)【要約】

【課題】本発明は、オフ電流を抑制しつつ高耐圧特性を 重視するTFT、オン電流を大きくしつつ高耐圧特性を 重視するTFT、短チャネル構造及びそれに伴う閾値の 低下を重視するTFTとを同一基板上に形成することを 課題とする。

【解決手段】ゲート絶縁膜を多層化すると共に、半導体 膜上にゲート電極とは異なる補助電極を形成して、膜厚 の異なるゲート絶縁膜を有するTFTを同一基板に形成 することを特徴とする。本発明により、特殊な工程を用 いず、同一基板上に、ゲート絶縁膜の膜厚の異なるTF Tを作製することができる。



#### 【特許請求の範囲】

#### 【請求項1】

チャネル形成領域を有する半導体層と、

前記半導体層上に形成された第1の絶縁膜と、

前記第1の絶縁膜を介して前記チャネル形成領域の外 側に形成された補助電極と、

前記第1の絶縁膜及び前記補助電極上に形成された第2 の絶縁膜と、

第1の絶縁膜と第2の絶縁膜を介してチャネル形成領域 上に形成されたゲート電極とを有することを特徴とする 10 第1のゲート絶縁膜と、第1のゲート電極とを有し、 半導体装置。

#### 【請求項2】

半導体層上に形成された第1の絶縁膜と、

前記第1の絶縁膜上に設けられ、前記半導体層のソー ス領域、ドレイン領域とチャネル形成領域との間のキャ リア濃度を制御する補助電極と、

前記第1の絶縁膜及び前記補助電極上に形成された第2 の絶縁膜と、

第1の絶縁膜と第2の絶縁膜を介して前記半導体層の チャネル形成領域上に形成されたゲート電極とを有する 20 ランジスタとを有する半導体装置であって、 ことを特徴とする半導体装置。

#### 【請求項3】

請求項1又は請求項2において、前記第1の絶縁膜の 膜厚は、1~100nmであり、第2の絶縁膜は、5~ 100 n m であることを特徴とする半導体装置。

#### 【請求項4】

請求項1又は請求項2において、前記第1の絶縁膜の 膜厚は、5~50nmであり、前記第2の絶縁膜は、5 ~100nmであることを特徴とする半導体装置。

#### 【請求項5】

請求項1乃至請求項4のいずれか一項において、前記 補助電極は、前記ゲート電極に一部覆われていることを 特徴とする半導体装置。

#### 【請求項6】

請求項1乃至請求項5のいずれか一項において、前記 補助電極は、前記チャネル形成領域と前記半導体層のド レイン領域との間に形成されていることを特徴とする半 導体装置。

#### 【請求項7】

請求項1乃至請求項5のいずれか一項において、前記 40 補助電極は、複数からなり、前記半導体層のソース領 域、ドレイン領域とチャネル形成領域との間に設けられ ていることを特徴とする半導体装置。

#### 【請求項8】

請求項1乃至請求項7のいずれか一項において、第1 の絶縁膜を介して前記補助電極に対向する前記半導体層 の領域に、不純物が添加されていることを特徴とする半 導体装置。

#### 【請求項9】

第2の絶縁膜上に第2の補助電極を有することを特徴と する半導体装置。

#### 【請求項10】

請求項9において、前記第2の補助電極は湾曲面又は 傾斜面を有することを特徴とする半導体装置。

#### 【請求項11】

同一基板上に第1の薄膜トランジスタと第2の薄膜ト ランジスタとを有する半導体装置であって、

前記第1の薄膜トランジスタは、第1の半導体層と、

前記第2の薄膜トランジスタは、第2の半導体層と、 積層された第2ゲート絶縁膜と、第2のゲート電極と、 前記積層された第2のゲート絶縁膜に挟まれ、かつ前記 第2の半導体層のチャネル形成領域の外側に形成された 第1の補助電極とを有し、

前記第1のゲート絶縁膜は、前記第2のゲート絶縁膜 よりも薄いことを特徴とする半導体装置。

#### 【請求項12】

同一基板上に第1の薄膜トランジスタと第2の薄膜ト

前記第1の薄膜トランジスタは、第1の半導体層と、 第1のゲート絶縁膜と、第1のゲート電極とを有し、

前記第2の薄膜トランジスタは、第2の半導体層と、 積層された第2ゲート絶縁膜と、第2のゲート電極と、 前記積層された第2のゲート絶縁膜に挟まれ、かつ前記 第2の半導体層のソース領域、ドレイン領域とチャネル 形成領域との間のキャリア濃度を制御する第1の補助電 極とを有し、

前記第1のゲート絶縁膜は、前記第2のゲート絶縁膜 30 よりも薄いことを特徴とする半導体装置。

#### 【請求項13】

請求項11又は請求項12において、前記積層された第 2のゲート絶縁膜の一つは、前記第1のゲート絶縁膜で あることを特徴とする半導体装置。

#### 【請求項14】

請求項11乃至請求項13のいずれか一項において、前 記第1の薄膜トランジスタは、前記第1のゲート電極及 び前記第1のゲート絶縁膜を覆う絶縁膜を有し、該絶縁 膜上に形成される第2の補助電極を有することを特徴と する半導体装置。

#### 【請求項15】

請求項14において、前記第2の補助電極は湾曲面又は 傾斜面を有することを特徴とする半導体装置。

#### 【請求項16】

請求項11乃至請求項14のいずれか一項において、前 記第1のゲート絶縁膜は、1~100nmであり、前記 第2のゲート絶縁膜は、6~200nmであることを特 徴とする半導体装置。

#### 【請求項17】

請求項1乃至請求項8のいずれか一項において、前記.50 請求項11乃至請求項14のいずれか一項において、前

記第1のゲート絶縁膜は、5~50nmであり、前記第 2のゲート絶縁膜は、6~150nmであることを特徴 とする半導体装置。

#### 【請求項18】

請求項11乃至請求項17のいずれか一項において、前 記第1の補助電極は、前記第2の半導体層のドレイン領 域とチャネル形成領域との間に形成されていることを特 徴とする半導体装置。

#### 【請求項19】

請求項11乃至請求項17のいずれか一項において、前 10 記第1の補助電極は複数からなり、前記第2の半導体層 のソース領域、ドレイン領域とチャネル形成領域との間 に形成されていることを特徴とする半導体装置。

#### 【請求項20】

請求項11乃至請求項19のいずれか一項において、前 記第1の補助電極は、前記第2のゲート電極に一部覆わ れていることを特徴とする半導体装置。

#### 【請求項21】

請求項11乃至請求項20のいずれか一項において、前 記第1の補助電極、前記第1のゲート電極、及び前記第 20 2のゲート電極は、それぞれ異なる配線に接続されてい ることを特徴とする半導体装置。

#### 【請求項22】

請求項14又は請求項15において、前記第1の補助電 極、前記第2のゲート電極、前記第1のゲート電極及び 前記第2の補助電極は、それぞれ異なる配線に接続され ていることを特徴とする半導体装置。

#### 【請求項23】

請求項11万至請求項22のいずれか一項において、第 1の絶縁膜を介して前記第1の補助電極に対向するの前 30 は、5~100 n m であることを特徴とする半導体装 記半導体層の領域に、不純物が添加されていることを特 徴とする半導体装置。

#### 【請求項24】

第1の領域、第2の領域、ソース領域及びドレイン領 域を有する半導体層と、

前記半導体層の上に形成された第1の絶縁膜と、

前記第1の絶縁膜を介して前記半導体層上に形成され た第1の補助電極と、

前記第1の絶縁膜及び前記第1の補助電極上に形成さ れた第2の絶縁膜と、

第1の絶縁膜と第2の絶縁膜を介して前記第1の領域 上に形成された第1のゲート電極とを有し、

前記第1の領域は、前記ソース領域及びドレイン領域 の間に形成され、

前記第2の領域は、ソース領域又はドレイン領域の少 なくとも一つと前記第1の領域との間に形成され、

前記第1の補助電極は、前記第1の絶縁膜を介して前 記第2の領域上に形成されていることを特徴とする半導 体装置。

#### 【請求項25】

第1の領域、第1のソース領域、及び第1のドレイン 領域で形成される第1の半導体層と、

第2の領域、少なくとも一つの第3の領域、第2のソ ース領域、及び第2のドレイン領域で形成される第2の 半導体層と、

前記第1の半導体層及び前記第2の半導体層上に形成 された第1の絶縁膜と、

前記第1の絶縁膜を介して前記第2の半導体層上に形 成された第1の補助電極と、

前記第1の絶縁膜を介して第1の半導体層上に形成さ れた第1のゲート電極と、

前記第1の絶縁膜、前記第1の補助電極、及び前記第 1のゲート電極上に形成された第2の絶縁膜と、

前記第2の絶縁膜を介して、前記第2の領域上に形成 されたゲート電極とを有し、

前記第2の領域は、前記第2のソース領域及び前記第 2のドレイン領域の間に形成され、前記第3の領域は、 前記第2のソース領域とドレイン領域の少なくとも一つ と前記第2の領域との間に形成され、

前記第1の補助電極は、前記第1の絶縁膜を介して前 記第3の領域上に形成されていることを特徴とする半導 体装置。

#### 【請求項26】

請求項24又は請求項25において、前記第1の絶縁 膜の膜厚は、1~100nmであり、第2の絶縁膜は、 5~100nmであることを特徴とする半導体装置。

#### 【請求項27】

請求項24又は請求項25において、前記第1の絶縁 膜の膜厚は、5~50nmであり、前記第2の絶縁膜 置。

#### 【請求項28】

請求項24乃至請求項27のいずれか一項において、 前記第1の補助電極は、前記ゲート電極に一部覆われて いることを特徴とする半導体装置。

#### 【請求項29】

請求項24乃至請求項28のいずれか一項において、 前記第2の絶縁膜上に第2の補助電極を有することを特 徴とする半導体装置。

#### 【請求項30】

請求項29において、前記第2の補助電極は湾曲面又 は傾斜面を有することを特徴とする半導体装置。

#### 【請求項31】

請求項24、及び請求項26乃至請求項30のいずれ か一項において、前記第2の領域に、不純物が添加され ていることを特徴とする半導体装置。

#### 【請求項32】

請求項24、及び請求項26乃至請求項31のいずれ か一項において、前記第1の補助電極、及び前記第1の 50 ゲート電極は、それぞれ異なる配線に接続されているこ

とを特徴とする半導体装置。

#### 【請求項33】

請求項25乃至請求項30のいずれか一項において、 前記第3の領域に、不純物が添加されていることを特徴 とする半導体装置。

#### 【請求項34】

請求項25乃至請求項30、又は請求項33のいずれか一項において、前記第1の補助電極、前記第2補助電極、前記第1のゲート電極、及び前記第2のゲート電極は、それぞれ異なる配線に接続されていることを特徴と 10 する半導体装置。

#### 【請求項35】

第1の半導体層、第1のゲート電極、第1の絶縁膜、 及び第2の絶縁膜を有する第1の薄膜トランジスタと、 第2の半導体層、第2のゲート電極、第1の補助電極、 前記第1の絶縁膜及び前記第2の絶縁膜を有する第2の 薄膜トランジスタを有する半導体装置の作製方法であって

絶縁表面上に、前記第1の半導体層及び前記第2の半 導体層を形成し、

前記第1の半導体層及び前記第2の半導体層上に第1 の絶縁膜を形成し、

前記第1の絶縁膜上に第1のゲート電極及び第1の補助電極を形成し、

前記第1のゲート電極、前記第1の補助電極、及び前 記第1の絶縁膜上に、第2の絶縁膜を形成し、

前記第2の絶縁膜上に第2のゲート電極を形成することを特徴とする半導体装置の作製方法。

#### 【請求項36】

請求項35において、前記第1の補助電極、前記第2 のゲート電極、及び前記第1のゲート電極を、それぞれ 異なる配線に接続するようにエッチングすることを特徴 とする半導体装置の作製方法。

#### 【請求項37】

請求項35又は請求項36において、前記第2のゲート電極を形成すると同時に、第1の薄膜トランジスタに第2の補助電極を形成することを特徴とする半導体装置の作製方法。

#### 【請求項38】

請求項37において、前記第1の補助電極、前記第2の補助電極、前記第2のゲート電極、及び前記第1のゲート電極を、それぞれ異なる配線に接続するようにエッチングすることを特徴とする半導体装置の作製方法。

#### 【請求項39】

請求項35乃至請求項38のいずれか一項において、 前記第2の半導体層及び前記第1の補助電極の一部を覆 うように、前記第2のゲート電極を形成することを特徴 とする半導体装置の作製方法。

#### 【発明の詳細な説明】

#### 【技術分野】

[0001]

本発明は薄膜トランジスタ(以下、TFTという)で 構成された回路を有する半導体装置およびその作製方法 に関する。例えば、TFTを用いて作製するアクティブ マトリクス型の液晶モジュール、ELモジュールに代表 される表示モジュール、およびその様な表示モジュール を部品として搭載した電子機器に関する。

#### 【背景技術】

#### [0002]

10 近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用いてTFTを構成し、このTFTで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、EL表示装置、および密着型イメージセンサはその代表例として知られている。さらには、画素部と駆動回路部の他に、CPU、DRAM、画像処理回路、音声処理回路等をも同一基板上に設けたシステム・オン・パネルが提案されている。特に、結晶性半導体膜を活性層にしたTFTは電界効果移動度が高いことから、いろな機能を備えた回路を形成することも可能である。

#### [0003]

例えば、液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素回路や、C MOS回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路、画素回路、及び駆動回路以外の回路であってCPU、DRAM、画像処理回路、音声処理回路等を含む機能回路が一枚の基板上に形成される。

#### 0 [0004]

画素領域のTFT(以下、画素TFTと示す。)はn チャネル型TFTからなり、スイッチング素子として液 晶に電圧を印加して駆動させるものである。液晶は交流 で駆動させるので、フレーム反転駆動と呼ばれる方式が 多く採用されている。この方式では消費電力を低く抑え るために、画素TFTに要求される特性はオフ電流値 (TFTがオフ動作時に流れるドレイン電流)を十分低 くすることが重要である。

#### [0005]

オフ電流値を低減するためのTFTの構造として、低 濃度ドレイン(LDD: Lightly Doped Drain)構造が 知られている。この構造はチャネル形成領域と、ソース 領域またはドレイン領域との間に低濃度に不純物元素を 添加した領域を設けたものであり、この領域をLDD領 域と呼んでいる。LDD構造はドレイン近傍の電界を緩 和してホットキャリア注入による劣化を防ぐ効果があ る。

#### [0006]

次に、画素TFTを駆動する駆動回路(バッファ回 50 路、レベルシフタ回路、サンプリング回路等)に用いら

れるTFTは、CMOS回路を基本としている。駆動回 路に用いられるTFTは、オフ電流よりもオン電流を重 視するための構造が好まれる。この構造は、ゲート電極 の下にLDD領域を有する構造である。LDD構造で は、オフ電流を抑制すると同時にオン電流をも抑制して しまうという弊害があったが、この構造とすると、ドレ イン近傍の電界を緩和し、ホットキャリアによるオン電 流の劣化を抑制することが可能である。

#### [0007]

駆動回路において、バッファ回路、レベルシフタ回 路、サンプリング回路等は、画素領域のゲート配線に電 圧を印加する回路であり、画素領域と同様に印加電圧が 高い。このため、ゲート絶縁膜の厚いものが求められ

#### [0008]

さらに、画素回路及び駆動回路以外の回路であってC PU、DRAM、画像処理回路、音声処理回路等を含む 機能回路のTFTは、高速動作を必要とするため、短チ ャネルのほうが好ましい。しかし、短チャネルのTFT の場合、閾値が低下してしまい、オフ電流が流れやすく なってしまうという問題がある。このため、CPU、D RAM、画像処理回路、音声処理回路等のTFTには、 チャネル長が短くかつゲート絶縁膜の膜厚が薄いTFT が好ましい。

#### [0009]

このように、同一の基板上に、それぞれ構造の異なる TFTを作製しようとすると、プロセスが複雑となる。 具体的には、短チャネルのTFTを作製するのであれ ば、マスクの設計を変更するだけで良いが、ゲート絶縁 プロセスとは異なるプロセスを導入しなければならな い。具体的には、駆動回路のTFTのゲート絶縁膜のみ をエッチングした後、高温で加熱して、熱酸化膜を形成 し、駆動回路TFTのゲート絶縁膜を薄くし、画素TF Tのゲート絶縁膜を厚くするという方法がとられてい る。 (例えば、特許文献1参照。)。

【特許文献1】特開2000-284722 (第6~1 1頁、第3図)

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### [0010]

このように、オフ電流を抑制しつつ高耐圧特性を重視 する画素TFT、オン電流電流を大きくつつ、高耐圧特 性を重視するバッファ回路、シフトレジスタ回路、レベ ルシフタ回路及びサンプリング回路等の駆動回路のTF T、短チャネル構造及びそれに伴う閾値の低下を重視す るCPU、DRAM、画像処理回路、音声処理回路等を 含む機能回路等のTFTとを同時に満足することが可能 なTFT構造は、確立されていないのが現状である。

#### [0011]

8

また、LDD構造を備えたTFTやゲート絶縁膜を介 してLDD領域をゲート電極と重ねて配置させた構造を 備えたTFTを形成しようとすると、その製造工程が複 雑なものとなり、工程数が増加してしまう問題がある。 工程数の増加は製造コストの増加要因になるばかりか、 製造歩留まりを低下させる原因となることは明らかであ る。

#### [0012]

本発明はこのような問題点を解決するための技術であ 10 り、TFTで構成された回路を有する半導体装置、及び TFTを用いて作製するアクティブマトリクス型の液晶 表示装置に代表される電気光学装置ならびにEL表示装 置に代表される発光装置において、従来と同様のプロセ スを用いて、同一基板上に異なる構造のTFTを作り分 ける方法を提案する。すなわち、ゲート絶縁膜を多層化 すると共に、半導体膜上にゲート電極とは異なる電極 (以下、補助電極と示す。)を有するTFTを提案す る。

#### [0013]

本発明により、同一基板上にゲート絶縁膜の膜厚の異 なるTFTを作製し、半導体装置の動作特性および信頼 性を向上させ、かつ、低消費電力化を図ると共に、従来 用いる工程を応用して、製造コストの低減および歩留ま りの向上を実現するTFT構造を提供することを目的と している。

#### [0014]

また、高精細化(画素数の増大)及び小型化に伴ない、 各表示画素ピッチの微細化が進められている。微細化さ れたTFTを作製する場合、マスクの位置合わせが重要 膜の膜厚を、基板の領域ごとに異ならせる場合、従来の 30 となり、マスクの位置のずれにより、歩留まりが低下す るという問題もある。本発明は、TFTを用いて作製す るアクティブマトリクス型の液晶表示装置に代表される 電気光学装置及びEL表示装置に代表される発光装置に おいて、歩留まりの向上を実現するTFT構造を提供す

#### 【課題を解決するための手段】

#### [0015]

本明細書で開示する発明の構成1は、チャネル形成領 域を有する半導体層と、前記半導体層上に形成された第 40 1の絶縁膜と、前記第1の絶縁膜を介して前記チャネル形 成領域の外側に形成された補助電極と、前記第1の絶縁 膜及び前記補助電極上に形成された第2の絶縁膜と、第1 の絶縁膜と第2の絶縁膜を介してチャネル形成領域上に 形成されたゲート電極とを有することを特徴とする。

#### [0016]

本明細書で開示する発明の構成2は、半導体層上に形 成された第1の絶縁膜と、前記第1の絶縁膜上に設けら れ、前記半導体層のソース領域、ドレイン領域とチャネ ル形成領域との間のキャリア濃度を制御する補助電極 50 と、前記第1の絶縁膜及び前記補助電極上に形成された

第2の絶縁膜と、第1の絶縁膜と第2の絶縁膜を介して前 記半導体層のチャネル形成領域上に形成されたゲート電 極とを有することを特徴とする。

#### [0017]

本発明の構成1及び2において、前記第1の絶縁膜の 膜厚は、 $1\sim100$ nm、好ましくは $5\sim50$ nmであ り、第2の絶縁膜は、 $5\sim100$ nmである。

#### [0018]

なお、補助電極がTFTに対してひとつの場合、前記 補助電極は、半導体層のチャネル形成領域とドレイン領 10 域との間に形成されている。一方、補助電極がひとつの TFTに対して複数ある場合、前記半導体層のソース領 域、ドレイン領域とチャネル形成領域との間に前記補助 電極が設けられている。

#### [0019]

また、補助電極、第1のゲート電極は、それぞれ異なる配線に接続されている。

#### [0020]

また、補助電極は、前記ゲート電極に一部覆われていてもよい。

#### [0021]

また、第1の絶縁膜を介して前記補助電極に対向する 前記半導体層の領域には、不純物が添加されていてもよ い。すなわち、前記半導体層において、ソース領域又は ドレイン領域と、チャネル形成領域の間に低濃度不純物 領域を有していてもよく、この場合、補助電極の下に、 該低濃度不純物領域が形成されている。

#### [0022]

本明細書で開示する発明の構成3は、第1の領域、第2の領域、ソース領域及びドレイン領域を有する半導体層と、前記半導体層の上に形成された第1の絶縁膜と、前記第1の絶縁膜を介して前記半導体層上に形成された第1の補助電極と、前記第1の絶縁膜及び前記第1の補助電極上に形成された第2の絶縁膜と、第1の絶縁膜と第2の絶縁膜を介して前記第1の領域上に形成された第1のゲート電極とを有し、前記第1の領域は、前記ソース領域及びドレイン領域の間に形成され、

前記第2の領域は、ソース領域又はドレイン領域の少なくとも一つと前記第1の領域との間に形成され、前記第1の補助電極は、前記第1の絶縁膜を介して前記第2の領域上に形成されていることを特徴とする半導体装置である。

#### [0023]

本発明の構成3において、前記第1の絶縁膜の膜厚は、 $1\sim100$ nm、好ましくは $5\sim50$ nmであり、第2の絶縁膜は、 $5\sim100$ nmである。

#### [0024]

また、前記第1の補助電極は、前記ゲート電極に一部 覆われていてもよい。

#### [0025]

10

また、前記第2の絶縁膜上に第2の補助電極を有していてもよい。なお、第2の補助電極は湾曲面又は傾斜面を有する。

#### [0026]

また、前記第2の領域に、不純物が添加されていても よい。

#### [0027]

また、前記第1の補助電極、及び前記第1のゲート電極は、それぞれ異なる配線に接続されている。

#### [0028]

本明細書で開示する発明の構成4は、同一基板上に第1の薄膜トランジスタと第2の薄膜トランジスタとを有する半導体装置であって、前記第1の薄膜トランジスタは、第1の半導体層と、第1のゲート絶縁膜と、第1のゲート電極とを有し、前記第2の薄膜トランジスタは、第2の半導体層と、積層された第2ゲート絶縁膜と、第2のゲート電極と、前記積層された第2のゲート絶縁膜に挟まれ、かつ前記第2の半導体層のチャネル形成領域の外側に形成された第1の補助電極とを有し、前記第1のゲート絶縁膜は、前記第2のゲート絶縁膜よりも薄いことを特徴とする。

#### [0029]

本明細書で開示する発明の構成5は、同一基板上に第1の薄膜トランジスタと第2の薄膜トランジスタとを有する半導体装置であって、前記第1の薄膜トランジスタは、第1の半導体層と、第1のゲート絶縁膜と、第1のゲート電極とを有し、前記第2の薄膜トランジスタは、第2の半導体層と、積層された第2ゲート絶縁膜と、第2のゲート電極と、前記積層された第2のゲート絶縁膜との前のキャリア濃度を制御する第1の補助電極とを有し、前記第1のゲート絶縁膜は、前記第2のゲート絶縁膜よりも薄いことを特徴とする。

#### [0030]

本明細書で開示する発明の構成4または5において、第1のゲート絶縁膜は、 $1\sim100$  nm、好ましくは5  $\sim50$  nmであり、前記第2のゲート絶縁膜は、 $6\sim2$  00 nmである。

#### 0 [0031]

また、積層された第2のゲート絶縁膜を構成する複数 の絶縁膜の一つは、第1のゲート絶縁膜である。

#### [0032]

また、第1の補助電極、第1のゲート電極、及び第2 のゲート電極は、それぞれ異なる配線に接続されてい る。

#### [0033]

なお、第1の補助電極がひとつの場合、該第1の補助 電極は、半導体層のチャネル形成領域とドレイン領域と 50 の間に形成されている。一方、第1の補助電極が複数あ

る場合、半導体層のソース領域、ドレイン領域とチャネル形成領域との間に該第1の補助電極が設けられている。

#### [0'034]

また、第1の薄膜トランジスタは、第1のゲート電極 及び第1のゲート絶縁膜を覆う絶縁膜を有し、該絶縁膜 上に形成される第2の補助電極を有してもよい。

#### [0035]

このときの第2の補助電極は、湾曲面又は傾斜面を有する。

#### [0036]

また、第1の絶縁膜を介して第1の補助電極に対向する第2の半導体層の領域に、不純物が添加されていてもよい。すなわち、第2の半導体層において、ソース領域又はドレイン領域と、チャネル形成領域の間に低濃度不純物領域を有していてもよく、この場合、低濃度不純物領域の上に、補助電極が形成されている。

#### [0037]

本明細書で開示する発明の構成6は、第1の領域、第 1のソース領域、及び第1のドレイン領域で形成される 20 第1の半導体層と、第2の領域、少なくとも一つの第3 の領域、第2のソース領域、及び第2のドレイン領域で 形成される第2の半導体層と、前記第1の半導体層及び 前記第2の半導体層上に形成された第1の絶縁膜と、

前記第1の絶縁膜を介して前記第2の半導体層上に形成された第1の補助電極と、前記第1の絶縁膜を介して第1の半導体層上に形成された第1のが一ト電極と、前記第1の絶縁膜、前記第1の補助電極、及び前記第1のが一ト電極上に形成された第2の絶縁膜と、前記第2の絶縁膜を介して、前記第2の領域上に形成されたゲート電極とを有し、前記第2の領域は、前記第2のソース領域及び前記第2のドレイン領域の間に形成され、前記第3の領域は、前記第2のソース領域とドレイン領域の少なくとも一つと前記第2の領域との間に形成され、前記第1の補助電極は、前記第1の絶縁膜を介して前記第3の領域上に形成されていることを特徴とする半導体装置である。

#### [0038]

本発明の構成 6 において、前記第 1 の絶縁膜の膜厚は、  $1\sim100$  nm、好ましくは  $5\sim50$  nmであり、第 2 の絶縁膜は、  $5\sim100$  nmである。

#### [0039]

また、前記第1の補助電極は、前記ゲート電極に一部 覆われていてもよい。

#### [0040]

また、前記第2の絶縁膜上に第2の補助電極を有していてもよい。なお、第2の補助電極は湾曲面又は傾斜面を有する。

#### [0041]

また、前記第3の領域に、不純物が添加されていても 50 に応用することで、耐圧の機能が高く、低消費電力化を

よい。

#### [0042]

また、前記第1の補助電極、前記第2補助電極、前記 第1のゲート電極、及び前記第2のゲート電極は、それ ぞれ異なる配線に接続されている。

12

#### [0043]

本明細書で開示する発明の構成7は、第1の半導体層、第1のゲート電極、第1の絶縁膜、及び第2の絶縁膜を有する第1の薄膜トランジスタと、第2の半導体10層、第2のゲート電極、第1の補助電極、前記第1の絶縁膜及び前記第2の絶縁膜を有する第2の薄膜トランジスタを有する半導体装置の作製方法であって、絶縁表面上に、前記第1の半導体層及び前記第2の半導体層と形成し、前記第1の半導体層及び前記第2の半導体層上に第1の絶縁膜を形成し、前記第1の絶縁膜上に第1のが一ト電極及び第1の補助電極を形成し、前記第1の絶縁膜上に第1のが一ト電極、前記第1の補助電極、及び前記第1の絶縁膜上に、第2の絶縁膜を形成し、前記第2の絶縁膜上に第2の絶縁膜上に第2の絶縁膜上に第2の絶縁膜を形成し、前記第2の絶縁膜上に第2のゲート電極を形成することを特徴とする。

#### 20 [0044]

本明細書で開示する発明の構成7において、第1の補助電極、各ゲート電極が、それぞれ異なる配線に接続するようにエッチングすることを特徴とする。

#### [0045]

また、前記第2のゲート電極を形成すると同時に、第 1の薄膜トランジスタに第2の補助電極を形成してもよい。この場合、第2の補助電極は、第1の補助電極、各 ゲート電極とそれぞれ異なる配線に接続されている。

#### [0046]

30 なお、第2のゲート電極を形成する場合、第2の半導 体層及び第1の補助電極上に、形成する。

#### [0047]

発明の構成1又は2により、低濃度不純物領域(LD D領域)を形成せずとも、ソース領域、ドレイン領域と チャネル形成領域とのキャリア濃度を制御することが可 能となるため、低濃度不純物領域の形成工程に伴うマス クの位置のずれを回避することが可能となり、歩留まり の低下を抑制することができる。

#### [0048]

発明の構成3~7により、特殊な工程を用いず、同一 基板上に、ゲート絶縁膜の膜厚の異なる複数のTFTを 作製することができる。また、LDD領域を形成しなく とも第1の補助電極及び第2の補助電極に、任意の電圧 を印加することで、各々の補助電極の下にある半導体層 中のキャリア濃度を変化させることができる。

#### [0049]

また、膜厚の厚いゲート絶縁膜を有するTFTを、シフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路等の駆動回路のTFT及び画素TFTに応用することで、耐圧の機能が真く、低端機能力化を

図ることができ、且つ信頼性の高いTFT作製すること が可能となる。さらに、チャネル長が短くゲート絶縁膜 の薄いTFTを、CPU、DRAM、画像処理回路、音 声処理回路等を含む機能回路のTFTに応用すること で、動作特性および信頼性を向上させることができる。

#### 【発明の効果】

#### [0050]

本発明により、特殊な工程を用いず、同一基板上に、 ゲート絶縁膜の膜厚の異なるTFTを作製することがで きる。また、LDD領域を形成しなくとも第1の補助電 10 を有するTFTではゲート電極(以下、本実施形態で 極及び第2の補助電極に、任意の電圧を印加すること で、各々の補助電極の下にある結晶性半導体膜中のキャ リア濃度を変化させることができる。これにより、チャ ネル形成領域とソース領域又はドレイン領域との接合面 において生じる、ホットキャリア効果を抑制することが できる。よって、機能回路のTFT(代表的には、CP U, DRAM、画像処理回路、音声処理回路等) に膜厚 の薄いゲート絶縁膜を有するTFTを適応し、画素TF T又は駆動回路(代表的には、バッファ回路、シフトレ ジスタ回路、レベルシフタ回路、サンプリング回路等) に膜厚の厚いゲート絶縁膜を有するTFTを応用するこ とで、半導体装置の動作特性および信頼性を向上させ、 かつ、低消費電力化を図るとことができる。さらに、同 一基板に、画素部、駆動回路、機能回路を設けることが でき、液晶モジュールやELモジュールのように、従来 表示装置に用いていたモジュールを小型化にすることが でき、表示装置を有する電子機器を携帯に便利な形状と することができる。

#### 【発明を実施するための最良の形態】

#### [0051]

#### (第1実施形態)

本発明の一例を図1に示す。本実施形態では、膜厚の 薄いゲート絶縁膜及び第1の補助電極を有するP-TF T、N-TFT (図1において、ゲート絶縁膜がG1で あるTFT)と、膜厚の厚いゲート絶縁膜、第1の補助 電極、第2の補助電極を有するP-TFT、N-TFT (図1において、ゲート絶縁膜がG1及びG2であるT FT) とを同時に形成する工程を示す。

図1(A)に示すように、基板101上に、下地膜で 40 ある絶縁膜102を介して結晶性半導体膜を形成した 後、この結晶性半導体膜を任意の形状にエッチングし、 分離された結晶性半導体膜103~106を形成する。 この後、第1のゲート絶縁膜(以下、本実施形態及び図 1においてG1と示す。) 107を成膜する。第1のゲ ート絶縁膜(G1)107は、代表的には、駆動回路等 の高速動作が要求されるTFTのゲート絶縁膜として機 能するものであり、膜厚が薄く、第1のゲート絶縁膜の 膜厚は、1~100nm、好ましくは5~50nmであ

合、寄生容量が形成され、高速動作ができなくなるとい う問題がある。

14

#### [0053]

次に、第1の導電膜を成膜したのち、フォトリソグラ フィーの技術を用いマスク(図示しない)を形成した 後、公知のエッチング方法により、第1の導電膜の不要 な部分を除去して、所望の形状の第1のゲート電極10 8、109及び第1の補助電極110a、110b、1 11a、111bを形成する。膜厚の薄いゲート絶縁膜 は、第1のゲート電極と記す。)として、膜厚の厚いゲ ート絶縁膜を有するTFTでは補助電極(以下、本実施 形態では、第1の補助電極と記す。)として形成する。 ひとつのTFTにおける第1の補助電極は、任意の間隔 で配置されることが好ましい。代表的には、概ねチャネ ル長の間隔  $(4 \sim 12 \mu m)$  好ましくは6  $\sim 10 \mu m$ を有して配置される。

#### [0054]

次に、図1(B)に示すように、第2のゲート絶縁膜 20 120 (以下、本実施形態及び図1においてG2と示 す)を形成する。第1のゲート絶縁膜(G1)及び第2 のゲート絶縁膜(G2)は、膜厚の厚いゲート絶縁膜を 有するTFT (図1において、ゲート絶縁膜がG1及び G2であるTFT) のゲート絶縁膜であり、代表的に は、画素TFT、バッファ回路等の耐電圧が要求される TFTのゲート絶縁膜として機能するものである。よっ て、第2のゲート絶縁膜の膜厚(G2)は、第1のゲー ト絶縁膜よりも厚く、5~100nmであることが好ま しい。

#### *30* [0055]

次に、第2の導電膜121を形成した後、フォトリソ グラフィーの技術を用いマスク(122、123)を形 成した後、公知のエッチング方法により、第2の導電膜 の不要な部分を除去して、所望の形状の第2のゲート電 極及び第2の補助電極を形成する。膜厚の薄いゲート絶 縁膜を有するTFT (図1において、ゲート絶縁膜がG 1であるTFT)では補助電極として、膜厚の厚いゲー ト絶縁膜を有するTFT(図1において、ゲート絶縁膜 がG1及びG2であるTFT)ではゲート電極及び補助 電極として形成する。

#### [0056]

第2の導電膜をエッチングする際は、まず始めに、第 2のゲート電極を形成する部分にレジストマスク12 2、123を形成する。こののち、図1 (C) に示すよ うに、第2の導電膜をエッチングして、第2の補助電極 131a~134a、131b~134bを形成する。 なお、このときは、条件を適宜適応することにより、湾 曲面を有する第2の補助電極、即ち、任意の形状の半導 体層103~106上に形成された第1のゲート絶縁膜 ることが好ましい。この範囲の膜厚よりも膜厚が薄い場 50 107及び第2のゲート絶縁膜120へ向けて傾斜して

いる第2の補助電極131a~134a、131b~1 34bを形成する。

#### [0057]

なお、図1においては、便宜上結晶性半導体膜の膜厚と第1のゲート電極の膜厚がほぼ同様に表記されているが、実際は、結晶性半導体膜の膜厚は、25~70nmであり、ゲート電極の膜厚は、120~500nmである。このため、段差の大きいゲート電極の側面には、補助電極は形成されるが、結晶性半導体膜の側面には補助電極は形成されない。この後、レジストマスクを除去することにより、第2のゲート電極135、136を形成する。

#### [0058]

次に、図1 (D) に示すように、第1のゲート電極1 08、109、第2の補助電極131a~134a、131b~134b、第2のゲート電極135、136、第1の補助電極110a、110b、111a、111bをマスクとして、不純物を添加することで、ソース領域及びドレイン領域を形成する。Pチャネル型TFTのソース領域又はドレイン領域141、143、Nチャネル型TFTのソース領域又はドレイン領域141、143、Nチャネル型TFTのソース領域又はドレイン領域140、142には、1×10<sup>20</sup>~1×10<sup>21</sup>cm<sup>3</sup>の濃度範囲でn型またはp型を付与する不純物元素が添加される。

#### [0059]

なお、第1の補助電極110a、110b、111 a、111bの下方の結晶性半導体膜に不純物を添加 し、LDD領域を設けても良い。

#### [0060]

また、nチャネル型TFT152及びpチャネル型TFT153において、第1の補助電極を2つ形成したが、これは、一つでも良い。この場合、補助電極は、ドレイン領域とゲート電極との間に設ける。

#### [0061]

以上の工程により、ゲート絶縁膜の膜厚が薄いnチャネル型TFT150、pチャネル型TFT151、ゲート絶縁膜の膜厚が厚いnチャネル型TFT152、pチャネル型TFT153を同時に形成する。

#### [0062]

本実施形態において、第1のゲート電極、第1の補助電極、第2のゲート電極、第2の補助電極はそれぞれ、独立してパターニングされているため、それぞれの電極に任意の電圧を印加することができる。よって、それぞれのTFTの必要とされる機能を考慮して、第1の補助電極及び第2の補助電極の下にある結晶性半導体膜中のキャリア濃度を制御することができる。即ち、LDD領域と同様の機能を有し、ホットキャリア効果を抑制することが可能である。代表的には、オン電流の低いTFTにおいては、補助電極の印加電圧を制御してキャリア濃度を高めて、結晶性半導体膜中の抵抗を下げれば良い。

また、オフ電流の高いTFTにおいては、補助電極の印加電圧を制御して、キャリア濃度を抑制して、結晶性半導体膜中の抵抗を高めれば良い。なお、第2のゲート電極と第2の補助電極は、分離されず接続されていても良

16

#### [0063]

また、第1の補助電極及び第2の補助電極の電位は、 固定する必要はなく、それぞれのTFTに必要とされる 機能を考慮して、経時変化させることもできる。すなわ 10 ち、ひとつのTFTにおいて、補助電極に印加する電圧 を調飾することで、オン電流を高めたりオフ電流低下さ せることが可能となる。この場合、補助電極に印加する 電圧は、必要とするオフ電流またはオン電流に合わせ て、適宜調飾すればよい。

#### [0064]

以上の工程により、特殊な工程を用いず、同一基板上 に、ゲート絶縁膜の膜厚の異なるTFTを作製すること ができる。また、LDD領域を形成しなくとも第1の補 助電極及び第2の補助電極に、任意の電圧を印加するこ 20 とで、各々の補助電極の下にある結晶性半導体膜中のキ ャリア濃度を変化させることができる。これにより、チ ャネル形成領域とソース領域又はドレイン領域との接合 面において生じる、ホットキャリア効果を抑制すること ができる。よって、膜厚の厚いゲート絶縁膜を有するT FTを、シフトレジスタ回路、レベルシフタ回路、バッ ファ回路、サンプリング回路等の駆動回路のTFT及び 画素TFTに応用することで、耐圧の機能が高く、低消 費電力化を図ることができ、且つ信頼性の高いTFT作 製することが可能となる。さらに、チャネル長が短くゲ 30 一ト絶縁膜の薄いTFTを、CPU、DRAM、画像処 理回路、音声処理回路等を含む機能回路のTFTに応用 することで、動作特性および信頼性を向上させることが できる。

#### [0065]

#### (第2実施形態)

本発明の一例を図2に示す。本実施形態は、第1実施 形態に記載したアクティブマトリクス基板において、L DD領域を有するTFTを形成する工程を示す。

#### [0066]

図2(A)に示すように、基板201上に、下地膜である絶縁膜202を介して結晶性半導体膜を形成した後、この結晶性半導体膜を任意の形状にエッチングし、分離された結晶性半導体膜203~206を形成する。この後、第1のゲート絶縁膜(以下、本実施形態及び図2においてG1と示す。)207を成膜する。第1のゲート絶縁膜(G1)207は、膜厚が薄く、第1のゲート絶縁膜の膜厚は、  $1\sim100$ nm、好ましくは5~50nmであることが好ましい。

#### [0067]

70 次に、第1の導電膜を成膜したのち、フォトリソグラ

フィーの技術を用いマスク(図示しない)を形成した 後、公知のエッチング方法により、第1の導電膜の不要 な部分を除去して、所望の形状の第1のゲート電極20 8、209及び第1の補助電極210a、210b、2 11a、211bを形成する。膜厚の薄いゲート絶縁膜 を有するTFTではゲート電極(以下、本実施形態で は、第1のゲート電極と記す。)として、膜厚の厚いゲ ート絶縁膜を有するTFTでは補助電極(以下、本実施 形態では、第1の補助電極と記す。)として形成する。 ひとつのTFTにおける第1の補助電極は、任意の間隔 を配置されることが好まれる。代表的には、概ねチャネ ル長  $(4~1~2~\mu\,\text{m}$ 、好ましくは $6~1~0~\mu\,\text{m}$ ) の間隔 を有して配置される。

#### [0068]

次に、チャネル形成領域以外の結晶性半導体膜中に不 純物を添加する。なお、図2(A)では表記しないが、 膜厚の厚いゲート絶縁膜を有するTFT(図2において は、ゲート絶縁膜がG1及びG2であるTFT)におい ては、第1の補助電極の間(即ち、図2(A)の領域2 10aと210bとの間、及び領域211aと211b 20 との間) の結晶性半導体膜に不純物が添加されないよう に、レジストマスクで覆った後、不純物を添加する。不 純物を添加することで、LDD領域を形成する。Pチャ ネル型TFTのLDD領域210、218、Nチャネル 型TFTのLDD領域215、217には、1×10<sup>17</sup>  $\sim 1 \times 10^{18}$ /cm $^3$ の濃度範囲でn型またはp型を付与す る不純物元素が添加される。

#### [0069]

次に、図2(B)に示すように、第2のゲート絶縁膜 220 (以下、本実施形態及び図2においてG2と示 す)を形成する。第1のゲート絶縁膜(G1)及び第2 のゲート絶縁膜(G2)は、膜厚の厚いゲート絶縁膜を 有するTFT (図2において、ゲート絶縁膜がG1及び G2であるTFT)のゲート絶縁膜である。第2のゲー ト絶縁膜の膜厚(G2)は、第1のゲート絶縁膜よりも 厚く、5~100nmであることが好ましい。

#### [0070]

次に、図2(C)に示すように、第2の導電膜221 を形成した後、フォトリソグラフィーの技術を用いマス ク222、223を形成した後、公知のエッチング方法 により、第2の導電膜の不要な部分を除去して、所望の 形状の第2のゲート電極及び第2の補助電極を形成す る。膜厚の薄いゲート絶縁膜を有するTFT(図2にお いて、ゲート絶縁膜がG1であるTFT)では、第2の 補助電極を形成する。一方、膜厚の厚いゲート絶縁膜を 有するTFT (図2において、ゲート絶縁膜がG1及び G2であるTFT)では第2の補助電極及び第2のゲー ト電極を形成する。

#### [0071]

2のゲート電極を形成する部分にレジストマスク22 2、223を形成する。こののち、第2の導電膜をエッ チングして、第2の補助電極231a~234a、23 1 b~234 bを形成する。なお、このときは、条件を 適宜適応することにより、湾曲面を有する第2の補助電 極、即ち、任意の形状の半導体層203~206上に形 成された第1のゲート絶縁膜207及び第2のゲート絶 縁膜220へ向けて傾斜している第2の補助電極231 a~234a、231b~234bを形成する。

18

#### [0072]

この後、レジストマスクを除去することにより、第2 のゲート電極235、236を形成する。

#### [0073]

次に、図2(D)に示すように、第1のゲート電極2 08、209、第2の補助電極231a~234a、2 31b~234b、第2のゲート電極235、236、 第1の補助電極210a、210b、211a、211 bをマスクとして、不純物を添加することで、ソース領 域及びドレイン領域を形成する。pチャネル型TFTの ソース領域又はドレイン領域241、243、n型チャ ネル型TFTのソース領域又はドレイン領域240、2 4 2 には、 $1 \times 10^{20} \sim 1 \times 10^{21} / c m^3$ の濃度範囲 でn型またはp型を付与する不純物元素が添加される。 なお、第1の補助電極210a、210b、211a、 211bの下方の結晶性半導体膜に不純物を添加し、L DD領域を設けても良い。

#### [0074]

以上の工程により、ゲート絶縁膜の膜厚が薄いnチャ ネル型TFT250、pチャネル型TFT251、ゲー 30 ト絶縁膜の膜厚が厚いnチャネル型TFT252、pチ ャネル型TFT253とを同時に、同一基板上に形成す ることができる。

#### [0075]

本実施形態において、第1のゲート電極、第1の補助 電極、第2のゲート電極、第2の補助電極はそれぞれ、 独立してパターニングされているため、それぞれの電極 に任意の電圧を印加することができる。よって、それぞ れのTFTで必要とされる機能を考慮して、第1の補助 電極及び第2の補助電極に、任意の電圧を印加すること により、各々の補助電極の下にある結晶性半導体膜中の キャリア濃度を制御することができる。すなわち、LD Dと同様の機能を有し、ホットキャリア効果を抑制する ことが可能である。代表的には、オン電流の低いTFT においては、補助電極の印加電圧を制御してキャリア濃 度を高めて、結晶性半導体膜中の抵抗を下げれば良い。 また、オフ電流の高いTFTにおいては、補助電極の印 加電圧を制御して、キャリア濃度を抑制して、結晶性半 導体膜中の抵抗を高めれば良い。

#### [0076]

第2の導電膜をエッチングする際は、まず始めに、第 50 また、第1の補助電極及び第2の補助電極の電位は、

固定する必要はなく、それぞれのTFTの必要とされる 機能を考慮して、経時変化させることもできる。すなわ ち、ひとつのTFTにおいて、補助電極に印加する電圧 を調節することで、オン電流を高めたりオフ電流低下さ せることが可能となる。この場合、補助電極に印加する 電圧は、必要とするオフ電流またはオン電流に合わせ て、適宜調節すればよい。なお、第2のゲート電極と第 2の補助電極は、分離されず接続されていても良い。

#### [0077]

を応用することで、同一基板上に、ゲート絶縁膜の膜厚 の異なり、且つLDD領域を有するTFTを作製するこ とができる。また、LDD領域とチャネル形成領域付近 に、第1の補助電極及び第2の補助電極が形成されてい る。よって、第1の補助電極及び第2の補助電極に、任 意の電圧を印加することで、各々の補助電極の下にある 結晶性半導体膜中のキャリア濃度を微調整することがで きる。これにより、ホットキャリア効果をさらに抑制す ることができる。よって、膜厚の薄いゲート絶縁膜を有 縁膜を有するTFTを画素領域のTFT及び駆動回路の TFTに応用することで、半導体装置の動作特性および 信頼性を向上させ、かつ、低消費電力化を図るとことが できる。

#### [0078]

#### (第3実施形態)

本発明の一例を図3に示す。本実施形態は、実施形態 1に記載したアクティブマトリクス基板において、ゲー ト絶縁膜が薄いTFT(図3において、ゲート絶縁膜が G1であるTFT) にのみ、第2の補助電極を形成する 30 ものである。

#### [0079]

図3(A)に示すように、基板301上に、下地膜で ある絶縁膜302を介して結晶性半導体膜を形成した 後、この結晶性半導体膜を任意の形状にエッチングし、 分離された結晶性半導体膜303~306を形成する。 この後、第1のゲート絶縁膜(以下、本実施形態及び図 3においてG1と示す。) 307を成膜する。第1のゲ ート絶縁膜(G1)307は、膜厚が薄く、第1のゲー 1~100nm、好ましくは5~ 40 ト絶縁膜の膜厚は、 50 nmであることが好ましい。

#### [0080]

次に、第1の導電膜を成膜したのち、フォトリソグラ フィーの技術を用いマスク(図示しない)を形成した 後、公知のエッチング方法により、第1の導電膜の不要 な部分を除去して、所望の形状の第1のゲート電極30 8、309及び第1の補助電極310a、310b、3 11a、311bを形成する。膜厚の薄いゲート絶縁膜 を有するTFTではゲート電極(以下、本実施形態で は、第1のゲート電極と記す。)として、膜厚の厚いゲ 50  $10^{21}/cm^3$ の濃度範囲でn型またはp型を付与する不純

ート絶縁膜を有するTFTでは補助電極(以下、本実施 形態では、第1の補助電極と記す。)として形成する。 ひとつのTFTにおける第1の補助電極は、任意の間隔 で配置されることが好まれる。代表的には、概ねチャネ ル長 (4~12 μm、好ましくは6~10 μm) の間隔 を有して配置される。

#### [0081]

次に、図3(B)に示すように、第2のゲート絶縁膜 320 (以下、本実施形態及び図3においてG2と示 以上の工程により、特殊な工程を用いず、従来の工程 10 す)を形成する。第1のゲート絶縁膜(G1)及び第2 のゲート絶縁膜(G2)は、膜厚の厚いゲート絶縁膜を 有するTFT (図3において、ゲート絶縁膜がG1及び G2であるTFT)のゲート絶縁膜であり、第2のゲー ト絶縁膜の膜厚(G2)は、第1のゲート絶縁膜よりも 厚く、5~100nmであることが好ましい。次に、第 2の導電膜321を形成した後、レジストマスク322 で第2の導電膜321の一部を覆う。

#### [0082]

次に、公知のエッチング方法により、第2の導電膜の するTFTを機能回路のTFTに、膜厚の厚いゲート絶 20 不要な部分を除去して、所望の形状の第2の補助電極3 31a、331b、332a、332bを形成する。な お、このときは、条件を適宜適応することにより、湾曲 面を有する第2の補助電極、即ち、任意の形状の半導体 層303~306上に形成された第1のゲート絶縁膜3 02へ向けて傾斜している第2の補助電極331a、3 31b、332a、332bを形成する。次に、レジス トマスク333、335、336を形成する(図3 (C)).

#### [0083]

次に、第2の導電膜を所望の形にエッチングして、第 2のゲート電極を形成する。この後、レジストマスク3 33、335、336を除去することにより、第2のゲ ート電極337、338を形成する。

#### [0084]

なお、本実施形態では、まず始めに第2の補助電極3 31a、331b、332a、332bを形成した後、 第2のゲート電極337、338を形成したが、この工 程は逆であってもかまわない。すなわち、まず始めに、 第2のゲート電極を形成した後、第2の補助電極を形成 しても良い。

#### [0085]

次に、第1のゲート電極308、309、第2の補助 電極331a、331b、332a、332b、第2の ゲート電極337、338、第1の補助電極310a、 310b、311a、311bをマスクとして、不純物 を添加することで、ソース領域及びドレイン領域を形成 する。pチャネル型TFTのソース領域又はドレイン領 域341、343、nチャネル型TFTのソース領域又 はドレイン領域340、342には、1×10<sup>20</sup>~1×

(12)

物元素が添加される(図3(D))。

#### [0086]

なお、第1の補助電極310a、310b、311 a、311bの下方の結晶性半導体膜に不純物を添加 し、LDD領域を設けても良い。この構造により、第1 の補助電極に、任意の電圧を印加することで、各々の補 助電極の下にある結晶性半導体膜中のキャリア濃度を微 調整することができる。

#### [0087]

以上の工程により、ゲート絶縁膜の膜厚が薄いnチャ 10 ネル型TFT350、pチャネル型TFT351、ゲー ト絶縁膜の膜厚が厚いnチャネル型TFT352、pチ ャネル型TFT353を同時に形成する。

#### [0088]

本実施形態において、第1のゲート電極、第2の補助 電極、第2のゲート電極、第1の補助電極はそれぞれ、 独立してパターニングされているため、それぞれの電極 に任意の電圧を印加することができる。よって、それぞ れのTFTの必要とされる機能を考慮して、第1の補助 電極及び第2の補助電極に、任意の電圧を印加すること により、各々の補助電極の下にある結晶性半導体膜中の キャリア濃度を制御することができる。すなわち、LD D領域と同様の機能を有し、ホットキャリア効果を抑制 することが可能である。代表的には、オン電流の低いT FTにおいては、補助電極の印加電圧を制御し、キャリ ア濃度を高めて、結晶性半導体膜中の抵抗を下げれば良 い。また、オフ電流の高いTFTにおいては、補助電極 の印加電圧を制御し、キャリア濃度を下げて、結晶性半 導体膜中の抵抗を高めれば良い。

#### [0089]

また、第1の補助電極及び第2の補助電極の電位は、 固定する必要はなく、それぞれのTFTの必要とされる 機能を考慮して、経時変化させることもできる。すなわ ち、ひとつのTFTにおいて、補助電極に印加する電圧 を調節することで、オン電流を高めたりオフ電流低下さ せることが可能となる。この場合、補助電極に印加する 電圧は、必要とするオフ電流またはオン電流に合わせ て、適宜調節すればよい。

#### [0090]

を応用することで、同一基板上に、ゲート絶縁膜の膜厚 の異なるTFTを作製することができる。また、LDD 領域を形成しなくとも第1の補助電極及び第2の補助電 極に、任意の電圧を印加することで、各々の補助電極の 下にある結晶性半導体膜中のキャリア濃度を変化させる ことができる。これにより、チャネル形成領域とソース 領域又はドレイン領域との接合面において生じる、ホッ トキャリア効果を抑制することができる。このため、膜 厚の厚いゲート絶縁膜を有するTFTを、シフトレジス

グ回路等の駆動回路のTFT及び画素TFTに応用する ことで、耐圧の機能が高く、低消費電力化を図ることが でき、且つ信頼性の高いTFTを作製することが可能と なる。さらに、チャネル長が短くゲート絶縁膜の薄いT FTを、CPU、DRAM、画像処理回路、音声処理回 路等を含む機能回路のTFTに応用することで、動作特 性および信頼性を向上させることができる。

#### [0091]

#### (第4実施形態)

本発明の一例を図4に示す。本実施形態は、第2の補 助電極を形成せずに、第2実施形態に記載したアクティ ブマトリクス基板を作製するものである。

#### [0092]

図4(A)に示すように、基板401上に、下地膜で ある絶縁膜402を介して結晶性半導体膜を形成した 後、この結晶性半導体膜を任意の形状にエッチングし、 分離された結晶性半導体膜403~406を形成する。 この後、第1のゲート絶縁膜(以下、本実施形態及び図 4においてG1と示す。) 407を成膜する。第1のゲ 20 ート絶縁膜(G1)407は、膜厚が薄く、第1のゲー ト絶縁膜の膜厚は、 1~100nm、好ましくは5~ 50nmであることが好ましい。

#### [0093]

次に、第1の導電膜を成膜したのち、フォトリソグラ フィーの技術を用いマスク(図示しない)を形成した 後、公知のエッチング方法により、第1の導電膜の不要 な部分を除去して、所望の形状の第1のゲート電極40 8、409及び第1の補助電極410a、410b、4 11a、411bを形成する。膜厚の薄いゲート絶縁膜 30 を有するTFTではゲート電極(以下、本実施形態で は、第1のゲート電極と記す。)として形成する。 方、膜厚の厚いゲート絶縁膜を有するTFTでは、補助 電極(以下、本実施形態では、第1の補助電極と記 す。)として形成する。ひとつのTFTにおける第1の 補助電極は、任意の間隔で配置されることが好まれる。 代表的には、概ねチャネル長 (4~12μm、好ましく は6~10 µm) の間隔を有して配置される。

#### [0094]

次に、チャネル形成領域以外の結晶性半導体膜中に不 以上の工程により、特殊な工程を用いず、従来の工程 40 純物を添加する。なお、図4(A)では表記しないが、 膜厚の厚いゲート絶縁膜を有するTFT(図4において は、ゲート絶縁膜がG1及びG2であるTFT) におい ては、第1の補助電極の間(図4(A)の領域410a と410bとの間、及び411aと411bとの間)の 結晶性半導体膜に不純物が添加されないように、レジス トマスクで覆った後、不純物を添加する。不純物を添加 することで、LDD領域を形成する。Pチャネル型TF TのLDD領域416、418、Nチャネル型TFTの LDD領域415、417には、1×10<sup>17</sup>~1×10 夕回路、レベルシフタ回路、バッファ回路、サンプリン  $50^{-18}/\mathrm{cm}^3$ の濃度範囲で $\mathrm{n}$ 型または $\mathrm{p}$ 型を付与する不純物元・ 素が添加される。

#### [0095]

次に、図4(B)に示すように、第2のゲート絶縁膜 420 (以下、本実施形態及び図4において、G2と示 す) を形成する。第1のゲート絶縁膜 (G1) 及び第2 のゲート絶縁膜(G2)は、膜厚の厚いゲート絶縁膜を 有するTFT (図4において、ゲート絶縁膜がG1及び G2であるTFT)のゲート絶縁膜である。第2のゲー ト絶縁膜の膜厚 (G2) は、第1のゲート絶縁膜よりも 2の導電膜421を形成した後、フォトリソグラフィー の技術を用いマスク(422、423)を形成する。

#### [0096]

次に、図4(C)に示すように、公知のエッチング方 法により、第2の導電膜の不要な部分を除去して、所望 の形状の第2のゲート電極435、436を形成する。 [0097]

次に、nチャネル型TFT上にソース領域及びドレイ ン領域を形成する為のレジストマスク431を形成した 後、第1のゲート電極408、409、第2のゲート電 20 極435、436、第1の補助電極410a、410 b、411a、411b、レジストマスク431をマス クとして、不純物を添加することで、ソース領域及びド レイン領域を形成する。pチャネル型TFTのソース領 域又はドレイン領域441、443、nチャネル型TF Tのソース領域又はドレイン領域440、442には、  $1 \times 10^{20} \sim 1 \times 10^{21}$ /cm<sup>3</sup>の濃度範囲でn型またはp 型を付与する不純物元素が添加される。一方、nチャネ ル型TFT450のLDD領域には、1×10<sup>17</sup>~1× 10<sup>18</sup>/cm<sup>3</sup>の濃度範囲でn型を付与する不純物元素が添 加されている。

#### [0098]

なお、第1の補助電極410a、410b、411 a、411bの下方の結晶性半導体膜に不純物を添加 し、LDD領域を設けても良い。この構造により、第1 の補助電極に、任意の電圧を印加することで、各々の補 助電極の下にある結晶性半導体膜中のキャリア濃度を微 調整することができる。

#### [0099]

また、レジストマスク431を用いてLDD領域を形 成する工程に代えて、第1のゲート電極408、409 を形成した後、その側面に酸化珪素膜等の絶縁膜を形成 し、この膜をエッチングして、曲面を有し且つ断面形状 が概略三角形の絶縁膜を形成しても良い。こののち、不 純物を添加することで、LDD領域を形成することがで きる。

#### [0100]

以上の工程により、ゲート絶縁膜の膜厚が薄くLDD 領域を有するnチャネル型TFT450、シングルドレ インのpチャネル型TFT451、補助電極を有しゲー 50 お、本実施例では、基板にバリウムホウケイ酸ガラスを

ト絶縁膜の膜厚が厚いnチャネル型TFT452、pチ ャネル型TFT453を同時に形成する。

#### [0101]

(13)

以上の工程により、特殊な工程を用いず、従来の工程 を応用することで、同一基板上に、ゲート絶縁膜の膜厚 の異なり、TFTを作製することができる。第1の補助 電極に、任意の電圧を印加することで、各々の補助電極 の下にある結晶性半導体膜中のキャリア濃度を変化させ ることができる。これにより、ホットキャリア効果をさ 厚く、5~100nmであることが好ましい。次に、第 10 らに抑制することができる。よって、膜厚の厚いゲート 絶縁膜を有するTFTを、シフトレジスタ回路、レベル シフタ回路、バッファ回路、サンプリング回路等の駆動 回路のTFT及び画素TFTに応用することで、耐圧の 機能が高く、低消費電力化を図ることができ、且つ信頼 性の高いTFT作製することが可能となる。さらに、チ ャネル長が短くゲート絶縁膜の薄いTFTを、CPU, DRAM、画像処理回路、音声処理回路等を含む機能回 路のTFTに応用することで、動作特性および信頼性を 向上させることができる。

#### 【実施例1】

#### [0102]

ここでは、機能回路領域及び画素領域を有するアクテ ィブマトリクス基板を用いた液晶表示装置を作製する方 法について図5を用いて説明する。

#### [0103]

TFTをスイッチング素子として用いるアクティブマ トリクス型液晶表示装置は、画素電極がマトリクス状に 配置された基板(アクティブマトリクス基板)と、対向 電極が形成された対向基板とを液晶層を介して対向配置 した構造となっている。両基板間はスペーサ等を介して 所定の間隔に制御され、画素部の外周部にシール材を用 いることで液晶層を封入している。

#### [0104]

以下に機能回路領域及び画素領域を有するアクティブ マトリクス基板の作製例を示す。本実施例では、第1実 施形態で示した構造のTFTを適応する。また、図5に おいて、画素領域のnチャネル型TFT542及び54 3は、それぞれ同じ構造を有しているため、 n チャネル 型TFT542のみ説明する。

#### [0105]

まず、基板501上に、公知の技術を用いて酸化珪素 膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から なる下地膜502を形成する。下地膜は、単層としても よいし、2層以上の積層構造としても良い。本実施例で は、2層の下地膜を形成する。まず始めに、基板表面に 接してプラズマCVD法で10~100nmの窒化酸化 珪素膜を第1の下地膜として形成し、次に第1の下地膜 表面に接してプラズマCVD法により50~150nm の酸化窒化珪素膜を第2の下地膜として成膜する。な

用いるがこれに限定されるものではなく、アルミノホウケイ酸ガラス、合成石英ガラス、シリコン、金属基板またはステンレス基板、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板等を用いることができる。

#### [0106]

次いで、第2の下地膜上に膜厚25~70nm(好ましくは30~50nm)の半導体膜を形成し、フォトリソグラフィーの技術を用いマスク(図示しない)を形成した後、公知のエッチング方法により、不要な部分を除去して、所望の形状の半導体膜を形成する。なお、半導体膜の形成方法は、公知の手法(スパッタ法、LPCVD法等で形成された非晶質珪素膜を、固相析出法、レーザ結晶化法、金属を用いた熱結晶化方法により結晶性珪素膜を形成する等)を適応すれば良い。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム(SiGe)合金などで形成すると良い。本実施例では、50nmの非晶質珪素膜を形成し、レーザを照射して結晶性珪素膜を形成した後、エッチング工程により半導体層を形成する。

#### [0107]

なお、レーザ結晶化法で結晶性珪素膜を作製する場合 は、パルス発振型または連続発光型のエキシマレーザや YAGレーザ、YVO4レーザを用いる。これらのレー ザを用いる場合には、レーザ発振器から放射されたレー ザ光を光学系で線状に集光し、半導体膜に照射する方法 を用いると良い。結晶化の条件は実施者が適宣選択する ものであるが、エキシマレーザを用いる場合はパルス発 振周波数30[Hz]とし、レーザエネルギー密度を100  $\sim 400 [m]/cm^2]$  (代表的には200~300 [m]/cm<sup>2</sup>]) とする。また、YAGレーザを用いる場合にはその第2 高調波を用いパルス発振周波数1~10[kHz]とし、レ ーザエネルギ密度を300~600[mJ/cm<sup>2</sup>](代表的に は350~500 $[m]/cm^2$ ])とすると良い。そして幅1 00~1000[μm]、例えば400[μm]で線状に集光 したレーザ光を基板全面に渡って照射し、この時の線状 レーザ光の重ね合わせ率 (オーバーラップ率)を50~ 90[%]として行う。

#### [0108]

また、半導体膜を形成した後、薄膜トランジスタのし 40 きい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。(図示しない)。

#### [0109]

次に、下地膜表面及び半導体層上に、公知の技術を用いて膜厚1~100nm、好ましくは5~50nmの第1のゲート絶縁膜503を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化窒化珪素膜を形成する。なお、第1のゲート絶縁は酸化窒化珪素膜に限定されるものでなく。他の絶縁障(酸化珪素膜、窒化

酸化珪素膜、窒化珪素膜等)を用いても良い。

#### [0110]

[0111]

次に、公知の成膜方法により、第1の導電膜を成膜する。本実施例では、第1のゲート絶縁膜に接して膜厚30nmの窒化タンタル膜を、次に膜厚370nmのタングステン膜を積層して第1の導電膜とする。窒化タンタル膜およびタングステン膜は、スパッタ法で形成する。

なお、本実施例では、第1の導電膜を窒化タンタル膜 10 及びタングステン膜の積層としたが、特に限定されず、いずれもタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(A 1)、銅(Cu)、クロム(Cr)、ネオジム(N d)から選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、銀一銅一パラジウム合金(AgPdCu合金)を用いてもよい。

#### [0112]

次に、フォトリソグラフィーの技術を用いマスク(図 20 示しない)を形成した後、公知のエッチング方法(R I E法、E C R 法等)により、第1の導電膜の不要な部分を除去して、第1のゲート電極504、505及び第1の補助電極506a、506bを形成する。

#### [0113]

次に第1のゲート絶縁膜、第1のゲート電極及び第1 の補助電極上に、公知の技術を用いて膜厚 $5\sim100$ n mの第2のゲート絶縁膜507を形成する。

#### [0114]

本実施例では、プラズマCVD法により膜厚60nm 30 の酸化窒化珪素膜を形成する。なお、第2のゲート絶縁 膜は酸化窒化珪素膜に限定されるものでなく、他の絶縁 膜(酸化珪素膜、窒化酸化珪素膜、窒化珪素膜等)を用 いても良い。

#### [0115]

次に、第2の導電膜を成膜する。本実施例では、第2の導電膜は第1の導電膜と同様に、膜厚30nmの窒化 タンタル膜及び膜厚370nmのタングステン膜の積層 構造とする。

#### [0116]

がに、公知のエッチング方法(RIE法、ECR法等)により、第2の導電膜の不要な部分を除去して、第2の導電膜を第2のゲート電極及び第2の補助電極を形成する。はじめに、第2のゲート電極となる部分をレジストマスクで覆った後、第2の導電膜をエッチングして第2の補助電極509a、509b、510a、510b、512a、512bを同時に形成する。

#### [0117]

ラズマCVD法により膜厚50nmの酸化窒化珪素膜を第1のゲート電極504、505、第2のゲート電極形成する。なお、第1のゲート絶縁は酸化窒化珪素膜に508、第1の補助電極506a、506b及び第2の限定されるものでなく、他の絶縁膜(酸化珪素膜、窒化50 補助電極509a、509b、510a、510b、5

26

12a、512bをマスクとして、公知の技術(イオン ドープ法、イオン注入法等)により半導体膜に不純物元 素を導入し、ソース領域およびドレイン領域を形成す る。本実施例では、n型不純物をドーピングする際に は、不純物のドーズ量を $1 \times 10^{15}$ /cm<sup>2</sup>とし、加速 電圧を80keVとして行う。なお、n型を付与する不 純物元素として15族に属する元素、典型的にはリン (P) または砒素 (As) を用いる。本実施例では、リ ン (P) を含む化合物を不純物として用いる。この際、 p型TFTはレジストマスクで覆い、n型不純物が導入 10 を有する材料で形成してもよい。この場合、耐熱性を有 されないようにする。

#### [0118]

次に、p型不純物をドーピングする際には、不純物の ドーズ量を $3 \times 10^{15}$ /cm<sup>2</sup>とし、加速電圧を30ke Vとして行う。なお、p型を付与する不純物元素に は、13族に属する元素、典型的にはボロン(B)を用 いることができる。この際、n型TFTはレジストマス クで覆い、p型不純物が導入されないようにする。

#### [0119]

以上の工程により、n型を示すソース領域及びドレイ 20 ン領域515、517及びp型を示すソース領域及びド レイン領域516を形成する。

#### [0120]

次いで、熱処理を行って、半導体膜の結晶性の回復、 およびそれぞれの半導体膜に導入された不純物元素の活 性化を行う。熱処理の方法としては、ファーネスアニー ル炉を用いる熱アニール法、レーザアニール法、または ラピッドサーマルアニール法 (RTA法)を適用するこ とができる。本実施例では、熱アニール法を用い、窒素 雰囲気中で550℃とし、4時間加熱する。

#### [0121]

次に、第1の層間絶縁膜520及び第2の層間絶縁膜 521を形成する。第1の層間絶縁膜520は、単層ま たは積層構造として用いても良い。本実施例では、第1 の層間絶縁膜520としてプラズマCVD法により膜厚 50 nmの窒化珪素膜を形成する。次に、熱処理 (30 0~550℃で1~12時間の熱処理)を行い水素化を 行ってもよい。この工程は第1の層間絶縁膜520に含 - まれる水素により半導体膜のダングリングボンドを終端 する工程である。なお、水素化の他の手段として、プラ ズマ水素化(プラズマにより励起された水素を用いる) や、3~100%の水素を含む雰囲気中にて300~4 50℃で1~12時間の熱処理を行っても良い。本実施 例では、窒素雰囲気中で410℃、1時間の加熱を行

#### [0122]

次に、第2の層間絶縁膜521として、無機材料また は有機材料からなる膜を形成することができる。無機材 料の代表例としては、酸化ケイ素、窒化酸化ケイ素、酸 化窒化ケイ素等が挙げられる。有機材料の代表例として 50 に形成することができる。こうして、アクティブマトリ

は、アクリル、ポリイミド、ポリシラザン等が挙げられ る。有機材料として、ポジ型又はネガ型の感光性を有す る有機材料で層間絶縁膜を形成すると、曲率を有するコ ンタクト孔を有するため、後に形成する電極の被覆率 (カバレッジ)が高くなるという効果がある。また、シ ロキサンポリマーを塗布し焼成して、シリコン(Si) と酸素(O)との結合で骨格構造が構成され、置換基に 少なくとも水素を含む材料、または置換基にフッ素、ア ルキル基、または芳香族炭化水素のうち少なくとも1種 し、且つ平坦性を有する層間絶縁膜を形成することがで きる。本実施例では、膜厚800mmの酸化珪素膜を形 成したのち、エッチバックを行って平坦化を行う。

そして、ソース領域及びドレイン領域515~517 に達するコンタクトホールを形成し、ソース領域及びド レイン領域とそれぞれ電気的に接続する配線522~5 25を形成する。

#### [0124]

なお、これらの配線は、膜厚100nmのチタン膜、 膜厚350nmの合金膜(代表的には、アルミニウムと シリコンとの合金膜)及び膜厚100nmのチタン膜と の積層膜をエッチングして形成する。なお、配線の材料 としては、Ti、AlとSiとの合金に限らず、他の低 抵抗材料を用いても良い。

#### [0125]

次に、第3の層間絶縁膜530を形成する。本実施例 では、膜厚530nmのアクリル樹脂を形成する。な お、第3の層間絶縁膜を積層構造とし、層間絶縁膜の間 30 に、Al、Ti、W、Cr、または黒色樹脂等の高い遮 光性を持つ膜を所望の形状にエッチングして遮光膜形成 してもよい。この遮光膜は画素電極以外を遮光するよう に網目状に配置される。

#### [0126]

次に、画素領域におけるドレイン配線に通じるコンタ クトホールを形成し、導電膜を100m形成し、所望の 形状にエッチングすることで画素電極531を形成す る。なお、反射型の液晶表示装置を得る場合は、画素電 極として光反射率の高い金属膜、代表的にはアルミニウ ムまたは銀を主成分とする膜、またはそれらの積層膜等 を用いればよく、透過型の液晶表示装置を得る場合は、 透光性を有する導電膜、代表的には、ITO(酸化イン ジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金 (In2O3-ZnO)、酸化亜鉛(ZnO)、酸化珪素 を含む酸化インジウムスズ合金等を用いればよい。

#### [0127]

以上の様にして、nチャネル型TFT540とpチャ ネル型TFT541からなる機能回路554、画素TF T542、543とを有する画素部555を同一基板上 クス基板が完成する。

#### [0128]

このように、膜厚の薄いゲート絶縁膜を有するTFT を機能回路のTFT(代表的には、CPU、DRAM、 画像処理回路、音声処理回路等等) に応用し、膜厚の厚 いゲート絶縁膜を有するTFTを画素領域のTFT又は 駆動回路のTFT(代表的には、バッファ回路、シフト レジスタ回路、レベルシフタ回路、サンプリング回路 等) に応用することで、半導体装置の動作特性および信 頼性を向上させ、かつ、低消費電力化を図るとことがで 10 ドを終端する工程である。 きる。なお、本実施例では、駆動回路(シフトレジスタ 回路、レベルシフタ回路、サンプリング回路等)に関す るTFTについて表記していないが、第1実施形態乃至 第4実施形態に記載のゲート絶縁膜の厚いn チャネル型 TFT及びpチャネル型TFTを適応すればよい。

#### [0129]

なお、本実施例の機能回路及び画素領域のTFTに は、第1実施形態に記載されたTFTを適応したが、こ れに限られるものではなく、第2実施形態~第4実施の 形態に記載されたTFTを適応することもできる。

#### 【実施例2】

#### [0130]

ここでは、画素領域及び機能回路領域を有するアクテ ィブマトリクス基板を用いた発光表示装置を作製する方 法について図6を用いて説明する。

#### [0131]

TFTをスイッチング素子として用いる発光表示装置 は、画素電極がマトリクス状に配置された基板(アクテ ィブマトリクス基板)と、封止用の部材とからなり、画 素電極上には発光物質を含む層を介して対向電極が形成 されている。基板と封止用の部材とは、接着剤等を介し て封止されている。

#### [0132]

以下にアクティブマトリクス基板の作製例を示す。

#### [0133]

実施例1と同様の工程により、機能回路領域において はnチャネル型TFT640、pチャネル型TFT641を、 画素領域においてはpチャネル型TFTからなる電流制御 用TFT642、nチャネル型TFTからなるスイッチングTFT6 43を形成する。なお、本実施例では、実施形態1で示 した構造のTFTを適応する。すなわち、機能回路領域に おけるnチャネル型TFT640、pチャネル型TFT641 は、第1のゲート電極611、612、及び第2の補助 電極613a、613b、614a、614bを有し、 画素領域のpチャネル型TFT642、nチャネル型TFT64 3は、第2のゲート電極615、616、及び第1の補 助電極617a、617b、618a、618b、第2 の補助電極635a、635b、636a、636bを 有する。

#### [0134]

30

次に、nチャネル型TFT640、pチャネル型TF T641、電流制御用TFT642、及びスイッチング TFT643の第2のゲート絶縁膜、第2の補助電極、 第2のゲート電極上に、膜厚100nmの窒化珪素膜か らなる第1の層間絶縁膜620を成膜したのち、300 ~550℃で1~12時間加熱し、半導体層を水素化す る。本実施例では、窒素雰囲気中で410℃、1時間加 熱する。この工程は、第1の層間絶縁膜620に含まれ る水素により、各TFTの半導体層のダングリングボン

#### [0135]

その後、第1の層間絶縁膜上に有機絶縁物材料からな る第2の層間絶縁膜621を形成する。第2の層間絶縁 膜の材料は、第1の層間絶縁膜と同様の材料を用いるこ とができる。有機絶縁物材料としては、ポジ型感光性有 機樹脂又はネガ型感光性有機樹脂を用いることができ る。感光性有機樹脂を用いた場合、フォトリソグラフィ 工程による露光処理を行い、感光性有機樹脂をエッチン グすると曲率を有する第1の開口部を形成することがで 20 きる。このように曲率を有する開口部を形成すること は、後に形成する電極の被覆率(カバレッジ)が高くな るという効果がある。本実施例では、第2の層間絶縁膜 に厚さ1. 05μmの感光性アクリル樹脂膜を形成す る。この後、第2の層間絶縁膜のパターニング及びエッ チングを行い、なだらかな内壁を有する第1の開口部を 形成する。

#### [0136]

なお、ポジ型の感光性樹脂は茶色に着色しているた め、第2の層間絶縁膜621にポジ型の感光性有機樹脂 30 を用いる場合、エッチング後に感光性有機樹脂の脱色処 理を行う必要がある。

#### [0137]

次に、第1の開口部及び第2の層間絶縁膜621を覆 うように窒化絶縁膜(代表的には、窒化珪素膜又は窒化 酸化珪素膜)からなる第3の層間絶縁膜622を形成す る。本実施例では第3の層間絶縁膜に窒化珪素膜を用い る。窒化絶縁膜からなる第3の層間絶縁膜を形成するこ とにより、第2の層間絶縁膜から発生する脱ガスを抑制 することができる。

#### 40 [0138]

次に、フォトリソグラフィ工程による露光処理を行っ た後、第3の層間絶縁膜622、第2の層間絶縁膜62 1、第1の層間絶縁膜620、第2のゲート絶縁膜63 8及び第1のゲート絶縁膜669を順次エッチングし、 第2の開口部を形成する。このときの、エッチング処理 は、ドライエッチング処理でもウエットエッチング処理 でもよい。本実施例では、ドライエッチングにより第2 の開口部を形成する。

#### [0139]

次に、第2の開口部を形成した後、第3の層間絶縁膜

上及び第2の開口部に金属膜を形成し、フォトリソグラフィー工程による露光の後、金属膜をエッチングしてソース電極及びドレイン電極623~629、配線(図示しない)を形成する。金属膜は、アルミニウム(A1)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いる。本実施例では、チタン膜/アルミニウムーシリコン合金膜/チタン膜(Ti/A1-Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニン 10 が及びエッチングしてソース電極ドレイン電極623~629及び配線(図示しない)を形成する。

#### [0140]

その後、第1の電極631を形成した後、第4の層間 絶縁膜を形成し、第3の開口部を形成する。第4の層間 絶縁膜には、無機材料又は有機材料を用いることができ る。無機材料の代表例としては、酸化ケイ素、窒化酸化 ケイ素、酸化窒化ケイ素等が挙げられる。有機材料の代 表例としては、アクリル、ポリイミド、ポリシラザン等 が挙げられる。有機材料として、ポジ型又はネガ型の感 20 光性を有する有機材料で第4の層間絶縁膜を形成する と、曲率を有するコンタクト孔を有するため、後に形成 する電極の被覆率 (カバレッジ) が高くなるという効果 がある。また、シロキサンポリマーを塗布し焼成して、 シリコン(Si)と酸素(O)との結合で骨格構造が構 成され、置換基に少なくとも水素を含む材料、または置 換基にフッ素、アルキル基、または芳香族炭化水素のう ち少なくとも1種を有する材料で形成してもよい。本実 施例では、第4の層間絶縁膜に、感光性アクリル樹脂膜 を用い、パターニング及びウエットエッチングを行い、 なだらかな内壁を有する第3の開口部を形成する。

#### [0141]

第1電極631及び第4の層間絶縁膜630の上には 発光物質を含む層632、陰極として機能する第2電極 633及びパッシベーション膜(図示せず)を設ける。 第1電極631、発光物質を含む層632、第2電極6 33が重畳する部位が実質的に発光素子となる。

#### [0142]

この発光物質を含む層632の構成は公知の構成を用いることができる。第1電極631と第2電極633との間に配設する発光物質を含む層には、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれ、これらの層が積層された形態又はこれらの層を形成する材料の一部又は全部が混合された形態をとることができる。具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/陰極等の順に積層した構造を有していても良い。

#### [0143]

発光層は典型的には有機化合物を用いて形成されている。代表的には、その分子数から区分された低分子系有機化合物、オリゴマーやデンドリマー等の中分子系有機化合物、高分子系有機化合物から選ばれた一種又は複数種の層を有する。また、電子注入輸送性又は正孔注入輸送性を有する無機化合物から形成される電子注入輸送層又は正孔注入輸送層を組み合わせて形成しても良い。

#### [0144]

発光層の主体となる発光材料を以下にまとめる。低分子系有機化合物としては、トリスー8ーキノリノラトアルミニウム錯体やビス(ベンゾキノリラト)ベリリウム錯体等の金属錯体をはじめとし、フェニルアントラセン誘導体、テトラアリールジアミン誘導体、ジスチリルベンゼン誘導体等が適用可能である。また、これらの材料をホストとし、クマリン誘導体、DCM、キナクリドン、ルブレン等をドーパントとして添加することで、量子効率を上げ、高輝度化、高効率化を図ることができる。

#### 0 [0145]

高分子系有機化合物としては、ポリパラフェニレンビ ニレン系、ポリパラフェニレン系、ポリチオフェン系、 ポリフルオレン系等があり、ポリ(パラフェニレンビニ レン) (poly(p-phenylene vinylene)): (PPV)、ポ リ(2,5-ジアルコキシー1,4-フェニレンビニレ ∠) (poly (2, 5-dialkoxy-1, 4-phenylene vinylene)): (RO-PPV)、ポリ(2-(2'-エチルーヘキソ キシ) -5-メトキシ-1, 4-フェニレンビニレン) (poly[2-(2'-ethylhexoxy)-5-methoxy-1, 4-phenylene v inylene]): (MEH-PPV)、ポリ (2- (ジアル コキシフェニル) -1, 4 - フェニレンビニレン) (poly [2-(dialkoxyphenyl)-1, 4-phenylene vinylene]): (R OPh-PPV)、ポリパラフェニレン (poly[p-pheny lene]): (PPP)、ポリ (2, 5ージアルコキシー 1, 4ーフェニレン) (poly(2,5-dialkoxy-1,4-phenyle ne)): (RO-PPP)、ポリ (2, 5-ジヘキソキシ -1, 4-7 = -1) (poly (2, 5-dihexoxy-1, 4-pheny lene))、ポリチオフェン (polythiophene): (P T)、ポリ(3-アルキルチオフェン)(poly(3-alkylt hiophene)): (PAT)、ポリ (3ーヘキシルチオフェ ン) (poly(3-hexylthiophene)): (PHT)、ポリ (3 ーシクロヘキシルチオフェン) (poly(3-cyclohexylthio phene)): (PCHT)、ポリ (3-シクロヘキシルー 4ーメチルチオフェン) (poly(3-cyclohexyl-4-methylt hiophene)): (PCHMT)、ポリ (3, 4ージシクロ ヘキシルチオフェン) (poly(3,4-dicyclohexylthiophen e)): (PDCHT)、ポリ[3-(4-オクチルフェ ニル) ーチオフェン] (poly[3-(4octylphenyl)-thiophe ne]): (POPT)、ポリ [3-(4-オクチルフェニ 50 ル) -2, 2ビチオフェン] (poly[3-(4-octylphenyl)- 2,2-bithiophene]): (PTOPT)、ポリフルオレン (polyfluorene): (PF)、ポリ(9,9-ジアルキルフルオレン) (poly(9,9-dialkylfluorene): (PDAF)、ポリ(9,9-ジオクチルフルオレン) (poly(9,9-dioctylfluorene): (PDOF)等が挙げられる。

#### [0146]

電子注入輸送層又は正孔注入輸送層として用いることができる無機化合物には、ダイヤモンド状カーボン(DLC)、CN、及びSi、Ge、バナジウム、モリブデン並びにこれらの酸化物又は窒化物の他、これらにP、B、N等が適宜ドーピングされたものがある。また、アルカリ金属又はアルカリ土類金属の酸化物、窒化物又はフッ化物をも、用いることができる。さらには、当該金属とZn、Sn、V、Ru、Sm、またはInとの化合物もしくは合金であっても良い。

#### [0147]

また、これらの各層を混合した混合接合構造を形成しても良い。

#### [0148]

なお、発光素子の発光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。本発明に係る発光素子は、いずれか一方の発光を用いていても良く、又は両方の発光を用いていても良い。

#### [0149]

第2電極633としては、金属成分とアルカリ金属又 はアルカリ土類金属、若しくはその両者を含む成分とか らなる多成分の合金若しくは化合物を用いる。金属成分 としては、A1、Au、Fe、V、Pd等が挙げられ、 アルカリ金属又はアルカリ土類金属の具体例としては、 Li (リチウム)、Na (ナトリウム)、K (カリウ ム)、Rb(ルビジウム)、Cs(セシウム)、Mg (マグネシウム)、Ca (カルシウム)、Sr (ストロ ンチウム)、Ba (バリウム) 等が挙げられる。その 他、これら以外にもYb(イッテルビウム)、Lu(ル テチウム)、Nd (ネオジウム)、Tm (ツリウム)等 を適用しても良い。第2電極の組成は、上記金属成分に アルカリ金属又はアルカリ土類金属のうち仕事関数が3 eV以下のものを 0. 01~10重量%含ませた合金若し くは化合物とする。陰極として機能させる目的におい て、第2電極の厚さは適宜設定すれば良く、概ね0.0 1~1μmの範囲内として、電子ビーム蒸着法で形成す れば良い。

#### [0150]

パッシベーション膜(図示せず)としては、窒化シリコン膜、窒化アルミニウム膜、ダイヤモンドライクカーボン膜その他の水分や酸素に高いブロッキング性を示す 絶縁膜を用いることができる。

#### [0151]

本実施例においては、発光物質を含む層で発光した光 50 絶縁表面上に形成された非晶質珪素膜に連続発振レーザ

34

が基板601に放出される。一方、第1の電極として、アルミニウムーシリコン合金、窒化タンタル、タンタル、チタン、タングステン、窒素を含むチタン等で形成される反射性を有する導電膜上に、仕事関数の大きい導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2〇3一ZnO)、酸化亜鉛(ZnO)、酸化珪素を含む酸化インジウムスズ(ITSO)等)を用いて形成する。一方、第2の電極には、1nm~10nmのアルミニウム膜、もしくはLiを微10 量に含むアルミニウム膜を用いる。この場合、膜厚が薄いため、上方(基板601と反対側)に光が放出される。

さらには、反射性を有する導電膜及び仕事関数の大きい 導電膜で形成される第1の電極に代えて、透明導電膜で 第1の電極を用いた場合、上方と下方の両方に発光を放 出することができる。

#### [0152]

以上の様にして、nチャネル型TFT640とpチャネル型TFT641からなる機能回路650、pチャネル型TFT641からなる機能回路650、pチャネル型TFT642、nチャネル型TFTからなるスイッチングTFT643を有する画素領域651とを同一基板上に形成するEL表示装置用のアクティブマトリクス基板を得ることができる。なお、本実施例では、駆動回路のTFT(シフトレジスタ回路、デコーダー回路、メモリー回路、レベルシフタ回路、サンプリング回路等)に関するTFTについて表記していないが、第1乃至第4実施形態に記載のゲート絶縁膜の厚いnチャネル型TFT及びpチャネル型TFTを適応すればよい。

#### *30* [0153]

さらに、本実施例のTFTには、第1実施形態に記載されたTFTを適応したが、これに限られるものではなく、第2実施形態〜第4実施形態に記載されたTFTを適応することもできる。

#### [0154]

このように、機能回路のTFT(代表的には、CPU, DRAM、画像処理回路、音声処理回路等)に膜厚の薄いゲート絶縁膜を有するTFTを適応し、画素領域のTFT又は駆動回路のTFT(代表的には、バッファ回路、シフトレジスタ回路、レベルシフタ回路、サンプリング回路等)に膜厚の厚いゲート絶縁膜を有するTFTを応用することで、EL表示装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ることができる。

#### 【実施例3】

#### [0155]

本実施例は、第1実施形態〜第4実施形態4、実施例 1及び実施例2でのTFTに適用する半導体層の、作製 方法の一実施例を図7を用いて説明する。本実施例は、 締録表面上に形成された非恩質注表的に連続発振レーザ 光を走査して結晶化させるものである。

#### [0156]

図7(A)において、ガラス基板701上に100nm の酸化窒化珪素膜でなる下地膜702が形成されてい る。その上にプラズマCVD法で形成された非晶質珪素 膜703が54nmの厚さに形成されている。

#### [0157]

次に、図7(B)に示すように、半導体層にレーザ光 を照射する。半導体層の照射に用いるレーザ光は、N d:YVO4レーザ発振装置から連続発振により放射さ れる連続光であり、波長変換素子により得られる第2高 調波 (532nm) である。連続発振レーザ光は光学系に より長楕円形状に集光され、基板701とレーザ光70 5の照射位置を相対的に移動させることにより非晶質珪 素膜703を結晶化させ結晶性珪素膜704を形成す る。光学系としてはF20のシリンドリカルレンズが適 用され、これによりΦ2.5mmのレーザ光を照射面にお いて長軸2.5mm、短軸20μmの長楕円形状とするこ とができる。

#### [0158]

勿論、レーザ発振装置としては他を適用することも可 能であり、連続発振の固体レーザ発振装置としてはYA G、YVO4、YLF、YA1O3などの結晶にCr、 Nd、Er、Ho、Ce、Co、Ti又はTmをドープ した結晶を使ったレーザ発振装置を適用することができ る。

#### [0159]

またさらに、固体レーザから発せられた赤外レーザ光 を非線形光学素子でグリーンレーザ光に変換後、さらに 別の非線形光学素子によって得られる紫外レーザ光を用 いることもできる。

Nd:YVO4レーザ発振装置の第2高調波 (532n m) を用いる場合、当該波長はガラス基板701及び下 地膜702を透過するので、図7 (C) で示すようにガ ラス基板701側からレーザ光706を照射しても良

#### [0161]

こうして、図7(D)に示すように、レーザ光705 又は706が照射された領域から結晶化が進み、結晶性 珪素膜704を形成することができる。レーザ光の走査 は一方向のみの走査でなく、往復走査をしても良い。往 復走査する場合には1回の走査毎にレーザエネルギー密 度を変えて、段階的に結晶成長をさせることも可能であ る。また、非晶質珪素膜を結晶化させる場合にしばしば 必要となる水素出しの処理を兼ねることも可能であり、 最初に低エネルギー密度で走査し、水素を放出した後、 エネルギー密度を上げて2回目に走査で結晶化を完遂さ せても良い。このような作製方法によっても同様にレー ザ光の走査方向に結晶粒が延在する結晶性珪素膜を得る 50 化を図るとことができる。

ことができる。その後、島状に分割した半導体層を形成

#### [0162]

尚、本実施例で示す構成は一例であり、同様な効果が 得られるものであれば他のレーザ発振装置や光学系との 組み合わせを適用しても良い。

36

し、実施例1に適用することができる。

#### [0163]

このように、本実施例の半導体層の作製方法を、実施 例1及び実施例2に適応することで、さらに半導体装置 10 の動作特性および信頼性を向上させ、かつ、低消費電力 化を図るとことができる。

#### 【実施例4】

#### [0164]

本実施例は、実施例1及び実施例2でTFTに適用す る半導体層の作製方法の一実施例を図8を用いて説明す る。本実施例は、絶縁表面上に形成された非晶質珪素膜 を予め結晶化しておき、さらに連続発振レーザ光により 結晶の大粒径化を図るものである。

#### [0165]

図8(A)に示すように、実施例1と同様にガラス基 板801上に下地膜802、非晶質珪素膜803を形成 する。その後、結晶化温度の低温化と結晶成長を促進さ せる金属元素としてNiを添加するため、酢酸ニッケル 塩が5ppmの水溶液をスピン塗布して触媒元素含有層8 04を形成する。

#### [0166]

[0167]

その後、図8(B)で示すように580℃、4時間の 加熱処理により非晶質珪素膜を結晶化させる。結晶化は Niの作用により非晶質珪素膜中にシリサイドを形成し ながら拡散してそれと同時に結晶成長する。こうして形 成された結晶性珪素膜806は棒状または針状の結晶が 集合して成り、その各々の結晶は巨視的にはある特定の 方向性をもって成長しているため結晶性が揃っている。 また、(110)面の配向率が高いという特徴がある。

その後、図8(C)で示すように連続発振レーザ光8 08を走査して結晶性珪素膜806の結晶性を向上さ せ、図8(D)で示すような結晶性珪素膜807を得 る。レーザ光の照射により結晶性珪素膜は溶融し再結晶 化する。この再結晶化に伴って、レーザ光の走査方向に 結晶粒が延在するように結晶成長が成される。この場 合、予め結晶面が揃った結晶性珪素膜が形成されている ので、異なる面の結晶の析出や転位の発生を防ぐことが できる。その後、島状に分割した半導体層を形成し、実 施例1又は実施例2に適用することができる。

#### [0168]

このように、本実施例の半導体層の作製方法を、実施 例1及び実施例2に適応することで、さらに半導体装置 の動作特性および信頼性を向上させ、かつ、低消費電力

#### 【実施例5】

#### [0169]

本実施例は、実施例1又は実施例2でTFTに適用する半導体層の作製方法の一実施例を図9を用いて説明する。

#### [0170]

図9(A)に示すように、実施例3と同様にガラス基板911上に下地膜912、非晶質珪素膜913を形成する。その上にマスク絶縁膜914として100nmの酸化珪素膜をプラズマCVD法で形成し、開口部915を設ける。その後、触媒元素としてNiを添加するため、酢酸ニッケル塩が5pmの水溶液916をスピン塗布する。Niは開口部915で非晶珪素膜と接する。

#### [0171]

その後、図9 (B) で示すように580℃、4時間の加熱処理により非晶質珪素膜を結晶化させる。結晶化は触媒元素の作用により、開口部915から基板表面と平行な方向に成長する。こうして形成された結晶性珪素膜917は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いという特徴がある。

#### [0172]

加熱処理が終了したらマスク絶縁膜914をエッチング除去することにより図9(C)で示すような結晶性珪素膜917を得ることができる。その後、島状に分割した半導体層を形成し、実施例1又は実施例2に適用することができる。

#### 【実施例6】

#### [0173]

実施例4又は実施例5の半導体層の作製方法において、結晶性珪素膜1007を形成した後、膜中に10<sup>19</sup>/cm<sup>3</sup>以上の濃度で残存する触媒元素をゲッタリングにより除去する工程を加えても良い。本実施例では、ゲッタリング工程を述べる。

#### [0174]

図10で示すように、結晶性珪素膜1007上に、薄い酸化珪素膜で成るバリア層1009を形成し、その上にゲッタリングサイト1010としてアルゴン又はリンが $1 \times 10^{20}$ /cm $^3 \sim 1 \times 10^{21}$ /cm $^3$ 添加された非晶質珪 40素膜をスパッタリング法で形成する。

#### [0175]

その後、ファーネスアニール炉による600  $\mathbb{C}$ 、12 時間の加熱処理、又はランプ光又は加熱された気体を加熱手段とするRTAにより650  $\mathbb{C}$ 、30  $\mathbb{C}$  0  $\mathbb{C}$ 

#### [0176]

同様な条件で行われるゲッタリング処理は実施例3で 作製される結晶性珪素膜に対しても有効である。非晶質 珪素膜にレーザ光を照射して形成される結晶性珪素膜中 に含まれる微量の金属元素をこのゲッタリング処理で除 去することができる。

38

#### [0177]

このように、本実施例のゲッタリング方法を実施例3 〜実施例5の半導体層の作製方法に適応することで、さらに半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図るとことができる。

#### 【実施例7】

#### [0178]

本実施例では、実施例1のアクティブマトリクス基板から、アクティブマトリクス型液晶モジュールを作製する工程を以下に説明する。説明には図13を用いる。

#### [0179]

アクティブマトリクス基板1105の中央には、画素 部1101が配置されている。画素部1101の上側に は、ソース信号線を駆動するためのソース信号線駆動回 路1102が配置されている。画素部1101の左側に は、ゲート信号線を駆動するためのゲート信号線駆動回 路1103が配置されている。本実施例に示した例で は、ゲート信号線駆動回路1103は画素部の片側にの みの配置されているが、これは、画素に対して左右対称 配置としても良く、液晶モジュールの基板サイズ等を考 慮して、設計者が適宜選択すれば良い。ただし、回路の 動作信頼性や駆動効率等を考えると、左右対称配置が望 ましい。また、パネル上に機能回路1104が設けら れ、ここからから出力された各種信号は、画素部110 30 1、ソース信号線駆動回路1102、ゲート信号線駆動 回路1103に供給される。従来FPC等を用いてパネ ルの外部に接続されていた機能回路1104をアクティ ブマトリクス基板上に作製することにより、液晶表示装 置の小型化が可能となる。

#### [0180]

さらに、FPC1109を介して、外部に設けられた電源回路(図示せず)から出力された電源電圧が、パネルの画素部1101、ソース駆動回路1102、ゲート駆動回路1103に供給される。

#### 0 [0181]

駆動回路、画素部の周辺には、基板外周に沿ってシール剤1107が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサによって一定のギャップ(基板1105と対向基板1106との間隔)を保った状態で、対向基板1106が貼り付けられる。その後、シール剤1107が塗布されていない部分より液晶材料が注入され、封止剤1108によって密閉される。以上の工程により、液晶モジュールが完成する。

#### [0182]

50 なお、駆動回路又は機能回路の一部に数個のICを用

いてもよい。

#### [0183]

また、本実施例と同様に、本発明を実施して形成され たアクティブマトリクス基板を用いて様々なモジュール (アクティブマトリクス型ELモジュール、アクティブ マトリクス型ECモジュール等)を作製することができ る。

#### 【実施例8】

#### [0184]

本発明を実施して形成されたTFTは様々なモジュー 10 ディオ装置を完成させることができる。 ル(アクティブマトリクス型液晶モジュール、アクティ ブマトリクス型ELモジュール、アクティブマトリクス 型ECモジュール)に用いることができる。即ち、それ らを表示部に組み込んだ電子機器全てに本発明を実施で きる。

#### [0185]

その一例は、携帯情報端末(電子手帳、モバイルコン ピュータ、携帯電話等)、ビデオカメラ、デジタルカメ ラ、パーソナルコンピュータ、テレビ受像器、携帯電 話、投影型表示装置等が挙げられる。それらの一例を図 20 11、図12に示す。

#### [0186]

図11(A)は本発明を適用してテレビ受像器を完成さ せる一例であり、筐体3001、支持台3002、表示 部3003等により構成されている。本発明により作製 されるTFT基板は表示部3003に適用され、本発明 によりより薄く解像度の高いテレビ受像器を完成させる ことができる。

#### [0187]

図11(B)は本発明を適用してビデオカメラを完成さ せた一例であり、本体3011、表示部3012、音声 入力部3013、操作スイッチ3014、バッテリー3 015、受像部3016等により構成されている。本発 明により作製されるTFT基板は表示部3012に適用 され、本発明により、小型で解像度の高いビデオカメラ を完成させることができる。

#### [0188]

図11(C)は本発明を適用してノート型のパーソナル コンピュータを完成させた一例であり、本体3021、 筐体3022、表示部3023、キーボード3024等 *40* 2806、ダイクロイックミラー2803、プリズム2 により構成されている。本発明により作製されるTFT 基板は表示部3023に適用され、本発明により小型 で、低消費電であるパーソナルコンピュータを完成させ ることができる。

#### [0189]

図11(D)は本発明を適用してPDA(Personal Digi tal Assistant)を完成させた一例であり、本体303 1、スタイラス3032、表示部3033、操作ボタン 3034、外部インターフェース3035等により構成 されている。本発明により作製されるTFT基板は表示 50

部3033に適用され、本発明により、小型で解像度が 高く高性能なPDAを完成させることができる。

#### [0190]

図11(E)は本発明を適用して音響再生装置を完成さ せた一例であり、具体的には車載用のオーディオ装置で あり、本体3041、表示部3042、操作スイッチ3 043、3044等により構成されている。本発明によ り作製されるTFT基板は表示部3042に適用され、 本発明により、小型で解像度の高い表示部を有するオー

#### [0191]

図11(F)は本発明を適用してデジタルカメラを完成 させた一例であり、本体3051、表示部(A)305 2、接眼部3053、操作スイッチ3054、表示部 (B) 3055、バッテリー3056等により構成されて いる。本発明により作製されるTFT基板は表示部(A) 3052および表示部(B)3055に適用され、本発明 により、小型で解像度の高い表示部を有するデジタルカ メラを完成させることができる。

#### [0192]

図11(G)は本発明を適用して携帯電話を完成させた 一例であり、本体3061、音声出力部3062、音声 入力部3063、表示部3064、操作スイッチ306 5、アンテナ3066等により構成されている。本発明 により作製されるTFT基板は表示部3064に適用さ れ、本発明により、小型で解像度の高い表示部を有する 携帯電話を完成させることができる。

#### [0193]

図12(A)はプロジェクターであり、投射装置26 30 01、スクリーン2602等を含む。

#### [0194]

図12(B)はリア型プロジェクターであり、本体2 701、投射装置2702、ミラー2703、スクリー ン2704等を含む。

#### [0195]

なお、図12 (C) は、図12 (A) 及び図12 (B) 中における投射装置2601、2702の構造の 一例を示した図である。投射装置2601、2702 は、光源光学系2801、ミラー2802、2804~ 807、液晶表示装置2808、位相差板2809、投 射光学系2810で構成される。投射光学系2810 は、投射レンズを含む光学系で構成される。本実施例は 三板式の例を示したが、特に限定されず、例えば単板式 であってもよい。また、図12 (C) 中において矢印で 示した光路に実施者が適宜、光学レンズや、偏光機能を 有するフィルムや、位相差を調節するためのフィルム、 IRフィルム等の光学系を設けてもよい。

#### [0196]

また、図12(D)は、図12(C)中における光源

光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図12(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。


#### [0197]

「なお、図12に示したプロジェクターにおいては、透過型のアクティブマトリクス型液晶モジュールを用いた場合を示しており、反射型のアクティブマトリクス型液晶モジュールでの適用例は図示していないが、反射型のアクティブマトリクス型液晶モジュールを適応することもできる。

#### [0198]

従来のプロジェクターにおいて、金属元素を用いて結晶化された結晶性シリコン層を有するTFTを用いた場合、金属元素のゲッタリングが不充分なことでオフ電流 20 を抑制できないことが原因の一つと考えられる、輝点(画素TFTのスイッチングがスムーズに行なわれず、光りつづける画素)が生じるという問題があった。この輝点により、表示ムラが生じていたが、実施例2で示したアクティブマトリクス型液晶モジュールを、本実施例で示したようなプロジェクターに適応することにより、

【図1】



輝点を低減することが可能となる。このことにより、高精細な表示が可能なプロジェクターを作製することができる。さらに、本発明により、結晶性シリコン膜の欠陥が低減されたTFTを有するアクティブマトリクス型液晶モジュールを作製することが可能なため、高速動作が可能なプロジェクターを作製することができる。

#### [0199]


尚、ここで示す装置はごく一例であり、これらの用途 に限定するものではない。

#### 10 【図面の簡単な説明】


[0200]

- 【図1】第1実施形態を示す図。
- 【図2】第2実施形態を示す図。
- 【図3】第3実施形態を示す図。
- 【図4】第4実施形態を示す図。
- 【図5】液晶表示装置の断面図の一例を示す図。(実施例1)
- 【図6】EL表示装置の断面図の一例を示す図。 (実施 例2)
- 0 【図7】実施例3を示す図。
  - 【図8】実施例4を示す図。
  - 【図9】実施例5を示す図。
  - 【図10】実施例6を示す図。
  - 【図11】電子機器の一例を示す図。
  - 【図12】電子機器の一例を示す図。
  - 【図13】液晶モジュールを表す図。


【図2】




【図3】




【図4】




【図5】




【図6】




【図10】




【図7】




【図8】




【図9】




【図11】



【図12】



【図13】



#### フロントページの続き

(51) Int. Cl. <sup>7</sup>				FΙ							テーマコ	ード	(参考)	
H O 1 L 21/8234				ŀ	101I	_ 29/	78	6 1 7	U		5 F O 5	2		
H O 1 L 27/08				F	101I	29/	78	6 1 3	Z		5 F 1 1	0		
HO1L 27/088				F	101I	_ 29/	78	6 1 6	A					
H01L 29/41				F	101I	27/	80'	102	С					
H O 5 B 33/14				F	101I	29/	44		L					
				F	101I	29/	44		Y					
				F	101I	21/	90		M					
				F	101I	29/	78	6 1 7	S		•			
				F	101I	29/	78	6 1 7	K					
Fターム(参考) 4M104	AA01	AA03	AA08	AA09	BB01	BB02	BB04	BB07	BB08	BB13				
	BB14	BB16	BB17	BB18	BB32	CC05	DD12	DD16	DD17	DD18				
	DD20	DD65	DD91	EE03	EE12	EE14	EE16	EE17	FF01	FF06				
	FF22	GG08	GG10	GG14	HH20									
5F033	ĢG00	GG01	GG03	GG04	нноз	HH07	HH08	HH09	HH11	HH12				
	HH14	HH17	HH18	НН19	HH20	HH21	НН32	НН38	JJ01	JJ03				
	JJ08	JJ09	JJ18	JJ19	JJ20	JJ38	KK01	KK09	KK18	MM05				
	80MM	MM13	NN06	NN07	PP15	QQ08	QQ09	QQ10	QQ12	QQ13				
	QQ19	QQ31	QQ37	QQ58	QQ65	QQ82	QQ83	RR01	RR04	RR06	٠			
	RR08	RR21	RR22	RR23	RR27	SS15	TT02	VV00	VV06	VV15				
	WW02	XX00	XX32			. *	•	*** %						
5F048	AA05	ACO4	BA16	BB01	BB02	BB03	BB09	BB11	BB16	BC06				
	BC16	BD10	BE08	BF02	BF07	BF11	BF16	BG07						

5F052	AA02	BA02	BB02	BB07	DA01	DA02	DA03	DB02	DB03	DB07
	JA01				*				-	
5F110	AA01	AA04	AA06	AA09	AA13	AA16	BB02	BB04	BB06	CC02
	DD01	DD02	DD03	DD13	DD14	DD15	DD17	EE01	EE02	EE03
	EE04	EE06	EE22	EE28	EE44	FF02	FF03	FF04	FF09	FF12
	FF30	GG01	GG02	GG13	GG17	GG25	GG28	GG32	GG43	GG45
	GG47	HJ01								